1、Xilinx zynq 7010clg400-1 sopc 基于 zybo 开发板之 gpio 使用Vivado 2015.4SDK 2015.4魏如峰2016 年 6 月 7 日 20:10:33版本说明版本 作者 说明目录Vivado 搭建底层硬件系统 .4二、sdk 使用 26三、总结 38附录程序 38Vivado 搭建底层硬件系统首先使用 vivado 搭建一个底层硬件系统，具体操作过程如下，用图的方式来说明，直观方便打开 vivado 2015.4 如下单击 create new project，如下图，单击 next继续单击 next，如下如，解释一下1：工程的名字2：工程在电脑
2、中的位置，不要中文，不要空格3：打上勾表示在 2 的位置基础上创建一个子目录，不勾就表示不创建，我一般都是按大类来分，比如米尔的文件夹，zingsk 的文件夹，zybo 的文件夹，所以我都勾上，我的位置如下图设置好了之后继续单击 next，这里是说创建一个什么养的工程一般都是 rtl 的工程，其他的我还没研究过，直接看官方文档学的，做 fpga 或者soc，sopc，都是 rtl 工程。这里也有个可以勾选的地方，勾上的意思是现在不指定源文件，如果不够上，就进入具体设置，有硬件语言的类型，ip 的选择，and so on ，可以自己去看看，建议勾选，这些可以在工程中设置的，没有必要提前设置单击
3、next这里面可选的就很多了，从上到下，从左到右简单的说下Part 和 board 分别指的是单个芯片和官方或者安富利的板子下面的这些是指 fpga 的类和速度和温度，左后的 search，是你之前用过的芯片的记录或者直接收你想要的芯片名字，第一次选好，以后直接到 search 中选就行这个是 zybo 的板子的芯片型号，或者在 board 中直接选 zybo，继续单击 next，一个summary继续单击 next，vivado 给咱们创建工程创建好了就是这个样子，一个空的工程接下来我们要建立一个空的图片，用来搭建 zynq 的底层，单击箭头指的地方会出现下图这样这个表示设计的名字和存储的路
4、径，一般都是系统，我习惯于功能加系统的方式命名，比如这次是对 gpio 进行操作，我会做 gpio_sys，然后单击 ok接下来我们来添加 zynq 的 ps，单击 ，或者单击 ，再或者 crtl + I出现这个图我们在 search 这输入 zynq，选择第一个，单击左键或者回车，都行，下面的那个好像是microblaze，没用过，以后再研究，好像类似于 nios（这块我不确定，可以忽略不记）完了是这个样子的双击 zynq如图，配置 zynq，这里是重点，详细说起来很多，可以参考 ug585，我现在也没有全搞明白，也是觉得哪里不对去文档里找，那个文档 1800 多页，细读完了一定会忘，不如用
5、哪看哪（个人观点） 配置完是这样单击 run block automtian完了是这样的，把 ddr 和 fixio 引出来了接下来就是本文重点，开始添加 gpio 的 ip双击配置 gpio 的 ip，简单改一下 ip 的位宽，单击 ok然后直接单击如图然后在导航栏，点 source右键 gpio_sys单击 create hdl wapper单击 ok上面的那个是手动，后面让 eda 自动 updata，选下面的就好，单击 ok在左侧的导航栏中，单击箭头指的位置生成一些 ip 的约束，单击 genrate等一会单击 ok，然后编译，等着如果之前忘了保存，这时候会弹出保存的，选 save一段
6、漫长的等待之后，分配管教，指定电平水平 LMOS33然后这样，先不要综合，没有分配管教在这点这个然后在这选 layout然后选 ioplane单击之后如下图分配完了，ctrl + s 点 ok设置一个名字可以叫 pin_location然后综合然后生成 bit 文件这个 bit 文件可以生成，也可以不生成，取决于有没有 pl，有的话就要生成 bit 文件这两个过程很长时间！最后好了单击 okVivado 的工作要完成了，就剩最后两步File export export hardware如下图单击 ok最后 file lanch sdk，vivado 的工作就完成了二、sdk 使用Filenew baord suport package默认选项就行单击 finish如下图，再单击 finish左边多了一个 bsp 的文件夹在这里有我们想要用的函数和一些参数信息今天这个是 gpio 的，主要这个两个函数头文件再建一个应用工程然后起名子，短则刚才建立 bsp 生成的 bspNext，选 helloword 工程
