1、1MOSFET 的驱动技术详解simtriex/simplis 仿真电路用软件MOSFET 作为功率开关管，已经是是开关电源领域的绝对主力器件。虽然 MOSFET 作为电压型驱动器件，其驱动表面上看来是非常简单，但是详细分析起来并不简单。下面我会花一点时间，一点点来解析 MOSFET 的驱动技术，以及在不同的应用，应该采用什么样的驱动电路。首先，来做一个实验，把一个 MOSFET 的 G 悬空，然后在 DS 上加电压，那么会出现什么情况呢？很多工程师都知道，MOS 会导通甚至击穿。这是为什么呢？我根本没有加驱动电压，MOS 怎么会导通？用下面的图 1，来做个仿真；去探测 G 极的电压，发现电压
2、波形如图 2 所示。图 1 图 2这种情况有什么危害呢？实际情况下，MOS 肯定有驱动电路的么，要么导通，要么关掉。问题就出在开机，或者关机的时候，最主要是开机的时候，此时你的驱动电路还没上电。但是输入上电了，由于驱动电路没有工作，G 级的电荷无法被释放，就容易导致MOS 导通击穿。那么怎么解决呢？在 GS 之间并一个电阻。其仿真的结果如图 4。几乎为 0V。2图 3 图 4什么叫驱动能力，很多 PWM 芯片，或者专门的驱动芯片都会说驱动能力，比如384X 的驱动能力为 1A，其含义是什么呢？假如驱动是个理想脉冲源，那么其驱动能力就是无穷大，想提供多大电流就给多大。但实际中，驱动是有内阻的，假
3、设其内阻为 10 欧姆，在 10V 电压下，最多能提供的峰值电流就是 1A，通常也认为其驱动能力为 1A。那什么叫驱动电阻呢，通常驱动器和 MOS 的 G 极之间，会串一个电阻，就如下图5 的 R3。图 5对上图进行仿真，R3 分别取 1 欧姆，和 100 欧姆。下图 6 是 MOS 的 G 极的电压波形上升沿。图 7 是驱动的下降沿(G 极电压)。图 6 图 7驱动电阻的作用，如果你的驱动走线很长，驱动电阻可以对走线电感和 MOS 结电容引起的震荡起阻尼作用。但是通常，现在的 PCB 走线都很紧凑，走线电感非常小。第二个，重要作用就是调解驱动器的驱动能力，调节开关速度。当然只能降低驱动能力，
4、而不能提高。3那么驱动的快慢对 MOS 的开关有什么影响呢？下图 8 是 MOS 导通时候 DS 的电压：图 9 是 MOS 导通时候 DS 电流波形：图 8 图 9可以看到，驱动电阻增加可以降低 MOS 开关的时候得电压电流的变化率。比较慢的开关速度，对 EMI 有好处。下图 10 是对两个不同驱动情况下，MOS 的 DS 电压波形做付利叶分析得到：图 10红色的是 R3=1 欧姆，绿色的是 R3=100 欧姆。可见 R3 越大，MOS 的导通速度越慢。红色的是 R3=1 欧姆，绿色的是 R3=100 欧姆。可见 R3 越大，MOS 的导通速度越慢。红色的是 R3=1 欧姆，绿色的是 R3=
5、100 欧姆。可见，驱动电阻大的时候，高频谐波明显变小。4但是驱动速度慢，又有什么坏处呢？那就是开关损耗大了，下图 11 是不同驱动电阻下，导通损耗的功率曲线。图 11结论：驱动电阻到底选多大？还真难讲，小了，EMI 不好，大了，效率不好。所以只能一个折中的选择了。那如果，开通和关断的速度要分别调节，怎么办？就用以下电路图 12、图 13。图 12 图 13MOSFET 的自举驱动：对于 NMOS 来说，必须是 G 极的电压高于 S 极一定电压才能导通。那么对于对 S 极和控制 IC 的地等电位的 MOS 来说，驱动根本没有问题，如上图。但是对于一些拓扑，比如 BUCK（开关管放在上端） ，双
6、管正激，双管反激，半桥，全桥这些拓扑的上管，就没办法直接用芯片去驱动，那么可以采用自举驱动电路。红色的是 R3=1 欧姆，绿色的是 R3=100 欧姆。可见，驱动电阻大的时候，损耗明显大了。5看下图的 BUCK 电路：图 14加入输入 12V，MOS 的导通阀值为 3V，那么对于 Q1 来说，当 Q1 导通之后，如果要维持导通状态，Q1 的 G 级必须保证 15V 以上的电压，因为 S 级已经有 12V 了。那么输入才12V，怎么得到 15V 的电压呢？其实上管 Q1 驱动的供电在于 Cboot。看下图 15，芯片的内部结构：图 15Cboot 是挂在 boot 和 LX 之间的，而 LX 却
7、是下管的 D 级，当下管导通的时候，LX接地，芯片的内部基准通过 Dboot（自举二极管）对 Cboot 充电。当下管关，上管通的时候，LX 点的电压上升，Cboot 上的电压自然就被举了起来。这样驱动电压才能高过输入电压。当然芯片内部的逻辑信号在提供给驱动的时候，还需要 Level shift 电路，6把信号的电平电压也提上去。Buck 电路，现在有太多的控制芯片集成了自举驱动，让整个设计变得很简单。但是对于，双管的，桥式的拓扑，多数芯片没有集成驱动。那样就可以外加自举驱动芯片，48V 系统输入的，可以采用 Intersil 公司的 ISL21XX，HIP21XX 系列。如果是AC/DC 中
8、，电压比较高的，可以采用 IR 的 IR21XX 系列。下图 16 是 ISL21XX 的内部框图，其核心的东西，就是红圈里的 boot 二极管，和 Level shift 电路：图 16ISL21XX 驱动桥式电路示意图：7驱动双管电路图 17：图 17驱动有源钳位如图 18：图 18当然以上都是示意图，没有完整的外围电路，但是外围其实很简单，参考datasheet 即可。zgthsx：LZ 是那个电压对电容充电啊 会冲到多少负啊 有是怎么冲的 能不能解释一下啊？echizen20：同过 CBOOT 的的升压？是不是自举升压的道理呢？tq5920：楼主您好，说道自举电路，我想请教一般自举电容
9、和二极管应该如何选择？有什么特别要求吗？谢谢！sometimes：自举电容主要在于其大小，该电容在充电之后，就要对 MOS 的结电容充电，如果驱动电路上有其他功耗器件，也是该电容供电的。所以要求该电容足够大，在提供电荷之后，电容上的电压下跌最好不要超过原先值的 10%，8这样才能保证驱动电压。但是也不用太大，太大的电容会导致二极管在充电的时候，冲击电流过大。对于二极管，由于平均电流不会太大，只要保证是快速二极管。当然，当自举电压比较低的时候，这个二极管的正向压降，尽量选小的。tq5920：请问您有没有用过 IR2110 或 IR2111 芯片，在高频时，自举电容和二极管应该如何选择？谢谢！so
10、metimes：电容没什么，磁片电容，几百 n 就可以了。但是二极管，要超快的，而且耐压要够。电流不用太大，1A 足够。leetao365366：楼主，请教您个问题。一般用 MOS 管驱动电机要注意哪些细节问题啊。其实 MOS 只是作为开关管，需要注意的是电机是感性器件，还有电机启动时候的冲击电流。还有堵转时候的的启动电流。(变压器)隔离驱动lingqidian：详细的讲讲隔离驱动吧，在正激拓扑中，我常见到驱动信号连接到一个推挽对管，然后连接一个 2R 左右的电阻及一个电容然后连接到变压器的初级端，在变压器的次级端输出驱动信号给 MOS，这种驱动方式的优点？变压器初级串联的电阻及电容如何设计？
11、sometimes：隔离驱动。当控制和 MOS 处于电气隔离状态下，自举驱动就无法胜任了，那么就需要隔离驱动了。下面来讨论隔离驱动中最常用的，变压器隔离驱动。Ez 八度：很好很实用的东西，对我们这样的只知道要加下拉电阻不知道其作用的人来说很好懂，期待旅长更多看似很基础实际很受用的课程edifierwjq：请问在大功率的系统中如果有几个开关管并联，还能用上文介绍的那些高端驱动芯片来驱动吗？sometimes：可以的，但是你要选择驱动能力强的 IC。看个最简单的隔离驱动电路，被驱动的对象是 Q1。9图 19驱动源参数为 12V ，100KHz， D=0.5。驱动变压器电感量为 200uH，匝比为
12、1：1。图 20下图 21 为 C1 上的电压。图 21其平均电压为 6V，但是峰峰值，却有 2V，显然 C1 不够大，导致驱动信号最终不够平。那么把 C1变为 470n。Q1-G 的电压波形就变成如下图 22：红色波形为驱动源 V1 的输出，绿色为 Q1 的 G级波形。可以看到，Q1-G 的波形为具有正负电压的方波，幅值6V 了。为什么驱动电压会下降呢，是因为 V1 的电压直流分量，完全被C1 阻挡了。所以 C1 也称为隔直电容。10图 22 图 23驱动电压变得平缓了些。如果把驱动变压器的电感量增加到 500uH。驱动信号就如上图 23。驱动信号显得更为平缓。lingqidian：“其平均
13、电压为 6V，但是峰峰值，却有 2V，显然 C1 不够大，导致驱动信号最终不够平。“请问这句话怎么理解，C1 如果增大的话，由于对 C1 的存放电，驱动信号到 G 极后应该会更平滑，上升及下降都会变慢吧？ 但看你的仿真图好像更好了？串接 R、C 的取值如何计算？或者选择？sometimes：C1 大的话，C1 上的电压就会比较平稳，波动比较小，那么对驱动的影响就会变小。smallmore：楼主， 我做了一个全桥的驱动，上面的不是平的，而是有一圆弧型的包包，再斜斜的下来，最后有一小段是平的，加大电容 怎么调都是这样， 是怎么回事呀？ 请赐教！谢谢！sometimes：这个可能和你的驱动变压器的漏
14、感有关系。从这里可以看到，这种驱动，有个明显的特点，就是驱动电平，最终到达 MOS 的时候，电压幅度减小了，具体减小多少呢，应该是 D*V,D 为占空比，那么如果 D 很大的话，驱动电压就会变得很小，如下图 24，D=0.9图 24 图 25图 24 中，发现驱动到达 MOS 的时候，正压不到 2V 了。显然这种驱动不适合占空比大的情况。从上面可以看到，在驱动工作的时候，其实 C1 上面始终有一个电压存在，电压平均值为 V*D，也就是说这个电容存储着一定的能量。那么这个能量的存在，会带来什么问题呢？下面模拟驱动突然掉电的情况，如图 25：可见，在驱动突然关掉之后，C1 上的能量，会引起驱动变的
15、电感，C1 以及mos 的结电容之间的谐振。如果这个谐振电压足够高的话，就会触发 MOS 管，对可靠性带来危害。那么如何来降低这个震荡呢，在 GS 上并个电阻，下图 26 是并了 1K 电阻之后波形：但是这个电阻会给驱动带来额外的损耗。11图 26如何传递大占空比的驱动? 看一个简单的驱动电路。图 27：xzszrs：这个电路的神奇之处就是采用了 D1 的电平平移电路，使负电平平移到接近 0V!相对而言提高了正向电平（绝对值电平是不变的） 。进一步发挥的话 D1 可以改为两个背靠背的稳压二极管，比如上管为 15V,下管为 5V,这样可以提供+15V，-5V 的驱动电平驱动 IGBT.当然次级加
16、上一个由 P 三极管组成的放电回路就更好了。hsym_101584：“这个电路的神奇之处就是采用了 D1 的电平平移电路，使负电平平移到接近 0V!“这句话该怎么理解呢？hsym_101584：比如占空比 D=0.9，输入电压 Vin=10V，那么此时原边的隔直电容上的直流压降为 D*Vin=9V，原边绕组上的压降为 1V。当输入电平为低的时候，原边隔直电容 9V 加在原边绕组上，感应到副边为下正上负，通过二极管 D1 给电容 C2 充电，C2 充满后为左负右正，9V。当输入电平变高时，原边绕组电压为 1V，上正下负，感应到副边，使副边绕组压降跳变到上正下负，1V。由于电容 C2 两端电压不能
17、突变，要保持 9V 的压差，所以 C2右端的电压变为 1+9=10V。图 27当 D=0.9 的时候，如图 28图 28同样，这个电路在驱动掉电的时候，比如关机，也会出现震荡，如图 29。而且似乎这个问题比上面的电路还红色波形为驱动源输出，绿色为到达 MOS 的波形。基本保持了驱动源的波形。12严重。下面尝试降低这个震荡，首先把 R5 改为 1K，如图 30。图 29 图 30确实有改善，但问题还是严重，继续在 C2 上并一个 1K 的电阻。如图 31：绿色的波形，确实更改善了一些，但是问题还是存在。这是个可靠性的隐患。对于这个问题如何解决呢？可以采用 soft stop 的方式来关机。sof
18、t stop 其实就是 soft start 的反过程，就是在关机的时候，让驱动占空比从大往小变化，直到关机。很多 IC 已经集成了该功能。可看到，驱动信号在关机的时候，没有了上面的那些震荡。图 31 图 32半桥全桥驱动 对于半桥，全桥的驱动，由于具有两相驱动，而且相位差为 180 度，那么如何用隔离变压器来驱动呢？如图 33：采用一拖二的方式，可以来驱动两个管子。下13图 33图 34 是两个驱动源的波形；通过变压器传递之后，到达 MOS 会变成如图 35 的波形：图 34 图 35在有源钳位，不对称半桥，以及同步整流等场合，需要一对互补的驱动，那么怎么用一路驱动来产生互补驱动，并且形成死
19、区。可用下图 36；其波形如图 37：图 36 图 37MOSFET 的并联驱动，由于 MOS 经常采用并联的方式工作，那么驱动又该如何设计呢？是按图 38 呢？还是按图 39 设计呢？14图 38 图 39图 38 可用。一般情况下不建议 MOS 并联使用，因为 MOS 并联，对驱动的一致性要求就很高了，如果导通，关断时间不一致，会导致其中一个 MOS 开关损耗剧增。所以在软开关电路上，用 MOS 并联问题比较少，但是硬开关电路，就要小心了。下面用仿真来看现象，假设两个 MOS 并联，而且 MOS 的参数完全一样。但是驱动走线的寄生参数有很大不同。图 40 中 R2，R4，L1，L2 都为驱
20、动走线的寄生参数。那么下图 41 为导通时候，两个 mos 的电流，从图中看出两管基本上还算一致。图 40 图 41接下去，把两个驱动电阻并联起来一起去驱动两个 MOS 管，如图 42；其导通时候的电流波形如图 43：两管子的电流波形，均出现剧烈震荡。图 42 图 43showtime2303：您好，我看到蜘蛛大哥的帖子中提到了可以将一个大 FET 和一个小 FET 并联，让大 FET 先关后开，将大 FET的开关过程搞软，降低其开通损耗，不是很明白，想请 sometimes 大哥分析仿真一下这种情况。sometimes：两个 fet 并联，先开的那个 mos 要承受开通损耗，因为一个开通之后
21、，mos 的 ds 电压降到 0，之后另外一个管子开通，就是 0 电压开通了，后关的那个要承受关断损耗。所以这样做可以让开关损耗全部由小 FET 来承受，但只这种只不过分散了损耗而已。showtime2303：这样做对效率的提高没有实质性的帮助吗？sometimes：这个应该说会对驱动有好处，在驱动大管子的时候，由于没有米勒效应，可以降低驱动损15耗，并且对驱动能力要求不高。但是对于主电路的损耗，我觉得没有太大用。lijieamd：我想问问 sometimes 大侠关于双 NMOS 的半桥结构的驱动问题。问题是这样的: 电路如图 44,半桥的上下管都是 NMOS,上管栅极驱动采用 18V 电源
22、,下管栅极驱动采用 12V 电源,当上管驱动是关闭的情况下(也就是上桥臂驱动的 PNP 管打开,NPN 管关闭),下管进行 PWM 驱动,这个时候上管的栅极也会出现一个比较小幅度的 PWM,但是尖峰比较大,大概有 4V,这导致很小的一段时间上下管导通,耗散非常大。我猜想可能是通过下管的栅漏电容 CGD 给耦合到上管的栅源电容上去了,想问问如何解决这个问题,谢谢了！图 44sometimes：在 GS 并个电阻，改善你的驱动走线，可能你的驱动线太长了，降低你的开关速度，也能减低尖峰。Pmos 的驱动：下图 45 为 Pmos 管：Pmos 要求 GS 的电压是负的，也就是 G 的电压要比 S 的
23、低，才能导通。那么，如果 SD 承受高压，G 只要比 S 的电压低一点就能导通，但是一旦 SD 导通，G 必须维持负压才能导通。而 GS 的耐压是很低的，这就很麻烦了。一般在电源中最常见的 Pmos 应用，就有有源钳位。有源钳位的 Pmos，是 S 级接地的，那么要保持导通，G 级必须要有负压才行。那么如何产生负压呢，可以采用下图 46 的驱动方式；其波形如图 47 所示：16图 45 图 46图 47sdgcy：请教一个我很长时间都没有搞明白的问题，就是用自举电路驱动 MOS 的时候，我发现有好多厂家在处理自举电路 PCB 的时候，都有这么一个现象，就是自举电容的负极（也就是和上桥 MOS
24、的源极相连的极）到上桥 MOS 的源极之间的连线用蛇形线，不知道这样做的左右是什么？17讨论部分edifierwjq：有问题想请教下楼主，最近在调试全桥电路，发现当输入电压加到 100V 的时候驱动波形就不对了，Vgs 会出现一个跌落，如示波器截图所示，输入电压再升高一些就会出现桥臂直通的情况，同一桥臂的两个管子就烧掉了。我是利用光耦 A3120 来驱动桥臂的四个开关管的。希望得到您的帮助，谢谢了！sometimes：你的波形呢？有可能是驱动能力不够edifierwjq：不好意思，第一次来咱们论坛，还没搞清楚如何上传图片，等下就上传上去。究竟怎样定义电源的驱动能力呢？A3120 的电流驱动能力
25、是 2A，电压源用的是实验室那种很笨重的直流源，其电流输出能力为 3A，应该够驱动 MOSFET 了吧？最近我也在学习有关 MOSFET 的特性及驱动技术，看得有些头大，希望能够得到您的帮助。这个是我的实验截图，3 通道的是 Vgs 的波形，为什么会出现这么大的跌落呢？请帮忙给分析一下。sometimes：你这个跌落有点厉害，能把驱动电路贴出来么？还有你测试的时候，把探头的地线回路弄小点。edifierwjq：18就是这样直接拿高速光耦 3120 进行驱动的，感觉好像简陋了些，呵呵。直接把光耦副边的地接到高端MOSFET 的 S 端。当全桥输入比较低的时候驱动是正常的，当输入电压升高，功率加大
26、后就会出现上面所述的问题。sometimes：你首先要检测一下 C5 的电压，看有没有跌落，其次，可以适当减少 R7 的阻值，察看 R7 输入电压的上升斜率是否足够快。还有你的 mos 是什么型号的？edifierwjq：MOSFET 用的是英飞凌的 47N60C3 coolmos。15V 供电我是拿实验室的那种很笨重的辅助电源提供的，它面板上有电压提示，我发现随着主电路功率的提高，辅助电源面板上显示的读数就降下来了，而且在不停地波动，难道是辅助电源功率不够？这电源能够提供 3A 的输出电流，貌似应该足够了呀。HCPL3120 能够提供2A 的驱动电流。我增大门极驱动电阻会不会好些呢？增大这个
27、电阻会抑制 Vgs 的震荡，但同时会增加导通时间，增大开通损耗。sometimes：从功率的角度来说，3A 绝对够了。0.3A 都够了。但是要看你这个电源的动态好不好，所以你还是要用示波器去测试电容上的电压波形。2A 的驱动电流稍显不够，但理论上，不会出现这么大的跌落；当然还要看你的电源线长不长。edifierwjq：恩，经您这么一说我发现电源线确实拉得挺长，这样的话就引入了不少的电感，这是不是就是所谓的震铃现象啊？加大门极驱动电阻是不是会好些呢？sometimes：如果你的供电出了问题，加大电阻是没有用的。showtime2303：sometimes 大哥，您能把 Vds 与 Ids 与 Vgs 的仿真曲线放在一张图中吗？我想知道 vds 和 ids 是不是同时变化的，为什么书上讲的大部分情况下，ids 升到最高时，vds 才开始变化。这样对效率会不会影响很大？怎么改善？sometimes：假如电路是理想的，的确会如书上所讲。只有在整流管电流下降到 0，开关管上的电压才开始下降。但是实际上，由于 漏感，线路寄身电感等参数的影响。有所不同。
