1、计算机组成原理形成性作业 11.把下面给出的几个十进制的数化为二进制的数（无法精确表示时，小数点后取 3 位）、八进制的数、十六进制的数：7+3/4，-23/64 ，27.5，-125.9375，5.43解答：7+3/4=(111.11)2=(7.6)8=(7.C)16-23/64=-(0.010111)2=-(0.27)8=-(0.5C)1627.5=(11011.1)2=(33.4)8=(1B.8)16-125.9375=-(1111101.1111)2=-(175.74)8=-(7D.F)165.43=(101.011)2=(5.3)8=(5.6)162.把下面给出的几个不同进制（以下标
2、形式给出的右括号之后）的数化成十进制的数：(1010.0101)2、-(101101111.101) 2、(23.47) 8、-(1A3C.D) 16解答：(1010.0101)2=10.3125-(101101111.101)2=-367.625(23.47)8=19.71875-(1A3C.D)16=6716.81253.海明校验码具有怎样的检错纠错能力？为实现对 8 位数据的海明校验，应安排几个校验位？设计该海明校验码的编码逻辑表达式、译码逻辑表达式。解答：海明校验码的检错纠错能力：能检测出二位同时出错；亦能发现码字中任何一位出错；还能指出是哪一位出错，并自动恢复该出错位的正确值。为实现
3、对 8 位数据（数据位用 D8 D7 D6 D5 D4 D3 D2 D1 表示）的海明校验，应安排 5 位校验位（校验位用 P5 P4 P3 P2 P1 表示）。生成校验位与数据位的对应关系表，完成把每个数据位划分在形成不同校验位的偶校验值的逻辑表达式中，即可设计出海明校验码的编码逻辑表达式、译码逻辑表达式：D8 D7 D6 D5 D4 D3 D2 D1 P5 P4 P3 P2 P11 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 0 0 0 0 0 1 0 0 01 0 0 0 1 1 1 0 0 0 1 0 00 1 1 0 1 1 0 1 0 0 0 1 00 1 0 1
4、 1 0 1 1 0 0 0 0 112 11 10 9 7 6 5 3 0 8 4 2 1编码逻辑表达式：对 Pi，总是用处在 Pi 取值为 1 的行中的、用 1 标记出来的数据位计算该 Pi 的值。P5 = D8D7D6D5D4D3D2D1P4P3P2P1P4 = D8D7D6D5P3 = D8 D4D3D2P2 = D7D6 D4D3 D1P1 = D7 D5D4 D2D1译码逻辑表达式：用一个校验码和形成这个校验码的编码方式执行异或。S5 = P5D8D7D6D5D4D3D2D1P4P3P2P1S4 = P4D8D7D6D5S3 = P3D8 D4D3D2S2 = P2 D7D6 D4
5、D3 D1S1 = P1 D7 D5D4 D2D14.写出下面 2 组数的原、反、补表示，并用补码计算每组数的和、差。双符号位的作用是什么？它只出现在什么电路之处？(1) X=0.1101 Y=-0.0111(2) X=10111101 Y=-00101011解答：X=0.1101 Y=-0.0111 X=10111101 Y=-00101011X原 =00 1101 Y原 =11 0111 X原 =00 10111101 Y原 =11 00101011X反 =00 1101 Y反 =11 1000 X反 =00 10111101 Y反 =11 11010100X补 =00 1101 Y补 =
6、11 1001 X补 =00 10111101 Y补 =11 11010101X+Y补 =(00 1101+11 1001)MOD 2=(00 0110)MOD 2=0 0110X-Y补 =(X补 +-Y补 )MOD 2=(00 1101+00 0111)MOD 2=(01 0100)MOD 2(双符号得值不同溢出，上溢)X+Y补 =(00 10111101+11 11010101)MOD 2=(00 10010010)MOD 2=0 10010010X-Y补 =(X补 +-Y补 )MOD 2=(00 10111101+00 00101011)MOD 2=0 11101000双符号位能容易检查
7、加减运算中的溢出情况。当符号位相同，数值结果正确；当符号位为 01 或 10 时，表示数值溢出。01 表示两个正数相加之和1 的情况，通常称数值“上溢”；为 10 时，表示两个负数相加之和-1 的情况，通称数值“下溢”。前面的 1 个符号位是正确的符号位。只有在算术与逻辑运算部件中采用双符号位。因为只在把两个模 4 补码的数值送往算术与逻辑运算部件完成加减计算时，才把每个数的符号位的值同时送到算术与逻辑运算部件的两位符号位，所以只有在算术和逻辑运算部件中采用双符号位。5.依照计算机的计算过程，用原码计算第 4 题中的第四（1）小题给出的 2个定点小数的乘积。解答：X原 =00 1101 Y原
8、=11 0111符号位由 X、Y 的符号位求异或得到，即 10=1两数原码乘法的具体过程如下：高位部分积 低位部分积/乘数 说明00 0000 0 1 1 1 起始时清 0+） 00 1101 乘数最低位为 1，加X00 1101 00 0110 1 0 1 1 1(丢失) 右移+） 00 1101 乘数最低位为 1，加X01 0011 00 1001 1 1 0 1 1(丢失) 右移+） 00 1101 乘数最低位为 1，加X01 0110 00 1011 0 1 1 0 1(丢失) 右移+） 00 0000 乘数最低位为 0，加000 1011 00 0101 1 0 1 1 0(丢失)
9、右移两数相乘结果符号位为 1,数值位为 0101 1011,结果为-0.010110116.依照计算机的计算过程，用原码计算第 4 题中的第（1）小题给出的 2 个小数X/Y 的商和正确的余数。解答：(可参考课本第 89 页的 “定点原码一位除的实现方案小结”，注意该题中除数小于被除数；符号由两数的符号异或求出，除数用其绝对值参与运算。)X=0.1101 Y=-0.0111X原 =00 1101 Y绝对值 =0.0111X补 =00 1101 Y补 =00 0111-Y补 =11 1001符号位由 X、Y 的符号位求异或得到，即 10=1被除数 商 说明00 1101 0 0 0 0 开始情形
10、+) 11 1001 -Y00 0110 1 够减,上 100 1100 0 0 0 1 左移+) 11 1001 -Y00 0101 1 够减,上 100 1010 0 0 1 1 左移+) 11 1001 -Y00 0011 1 够减,上 101 0110 0 1 1 1 左移+)11 1001 -Y11 1111 0 不够减,上 011 1110 1 1 1 0 左移+)00 0111 +Y00 0101 商的数值位为 1.110,符号位为 1,结果为-1.110,余数为 0.0101*2-47.补码双位乘和原码双位乘的实现算法的思路是怎样（推导）出来的？实现这一运算时，计算机的运算器中
11、要多出一些什么线路？解答：原码双位乘的实现算法思路是这样推导出来的:两位乘数的取值可以有 4 种组合,出现了+1X、+2X、+3X、+4X。 +1X 直接实现，+2X 把 X 左移 1 位得到，以+（4X-X）来代替+3X，在本次运算中只-X，只而则归并到下一步执行。实际线路中要用一个触发器来记录是否欠下+4X 的操作尚未执行，若是，则C=1。因此实际操作要用 Yi-1、Yi、C 3 位的组合值来控制乘法运算操作，运算规则如下表：Yi-1 Yi C 操作 部分积右移0 0 0 +0 C=0 2 位0 0 1 +X C=0 2 位0 1 0 +X C=0 2 位0 1 1 +2X C=0 2 位
12、1 0 0 +2X C=0 2 位1 0 1 -X C=1 2 位1 1 0 -X C=1 2 位1 1 1 +0 C=1 2 位实现原码双位乘时，计算机的运算器中要多一个触发器，运算器中应有支持右移 2 位的逻辑电路。补码双位乘的实现算法思路是这样推导出来的:用从补码一位乘的方案，推导出补码两位乘的实现原理。我们把补码两位乘理解为；合并原来两步补码一位乘为单步操作，找出它们的对应关系，即在有了部分积Pi 补 之后，再求部分Pi+2 补 ，可用Pi 补 加上乘数寄存器最低 2 位与附加位 3 位值的组合结果与乘数X 补 之积、再右移 2 位得到。其中 3 位值的组合关系为：Y i+1-i+Yn
13、-i-2*Yn-1-i，代入则得如下结果：Yn-1-i Yn-i Yi+1-i 组合值 Pi+2补0 0 0 0 Pi补 /40 0 1 1 （Pi 补 +X 补 ）/40 1 0 1 （Pi 补 +X 补 ）/40 1 1 2 （Pi 补 +2X 补 ）/41 0 0 -2 （Pi 补 +2-X 补 ）/41 0 1 -1 （Pi 补 +-X 补 ）/41 1 0 -1 （Pi 补 +-X 补 ）/41 1 1 0 Pi补 /4实现补码双位乘时，需要有把X 补 、-X 补 送加法器的线路外，还需要有把X 补 、-X 补 左移一位送加法器的线路。与此相应的，加法器应使用 3 位符号位，以避免X
14、 补 左移一位送加法器时运算结果溢出的情形。运算器中应的支持右移 2 位的逻辑电路。8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、传送功能，为什么必须在 Am2901 芯片之外解决向运算器提供最低位的进位信号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完成如下操作功能的操作步骤和必须提供的信号：把 100 送入 R0，R0 的内容送入R1，完成 R0-R1 并存入 R0，R1 的内容减 1，R1 的内容送入 Q，R1 和 Q 与C 联合右移一位。 请参考书上自己解答。9.运算器内的乘商寄存器的主要功能是什么？它与运算器内的通用寄存器在使用方面的差异表现在
15、哪里？它的移位操作与通用寄存器的移位操作之间有什么样的关联关系？解答：为了用硬件线路完成乘除指令运算，运算器内一般还有一个能自行左右移位的专用寄存器，通称乘商寄存器。运算器内的通用寄存器与乘商寄存器的差异表现在：通用寄存器是暂存将参加运算的数据和中间结果，这些寄存器可被汇编程度员直接访问与使用；乘商寄存器由计算机内部设置，不能为汇编程序员访问。乘除寄存器的移位操作与通用寄存器的移位操作是联合移位，没有乘除寄存器单独移位功能。当通用寄存器本身移位时，乘除寄存器不受影响。10.假定 X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。（1）浮点数阶码用 4 位移
16、码、尾数用 8 位原码表示（含符号位），写出该浮点数能表示的绝对值最大、最小的（正数和负数）数值；（2）写出 X、Y 正确的浮点数表示（注意，此处预设了个小陷阱）；（3）计算 X+Y；（4）计算 X*Y。解答：（1）绝对值最大： 1 111 0 1111111、1 111 1 1111111；绝对值最小： 0 001 0 0000000、0 001 1 0000000 （2）X： 1 011 0 0110011、Y： 0 110 0 1101101（3）计算 X+YA：求阶差：|E|=|1011-0110|=0101B：对阶：Y 变为 1 011 0 00000 1101101C：尾数相加：0
17、0 0110011 00000+ 00 00000 1101101=00 0110110 01101D：规格化：左规：尾数为 0 1101100 1101，阶码为 1010F：舍入处理：采用 0 舍 1 入法处理，则有 00 1101100+1=00 1101101E：不溢出所以，X+Y 最终浮点数格式的结果： 1 010 0 1101101，即 0.1101101*210（3）计算 X*Y A：阶码相加：X+Y 移 =X移 +Y补 =01 011+11 110=01 001（符号位 10 第 1 位为 0，不溢出；00 时上溢，01 时下溢）B：尾数相乘结果：0 1010110 110111
18、C：已满足规格化要求，不需左规，尾数不变，阶码仍为 001D：舍入处理：按 0 舍 1 入规则，尾数之后的 6 位 110111 舍去，尾数+1=0 1010111所以，X*Y 最终浮点数格式的结果： 1 001 0 1010111，即 0.1010111*21形成性作业 21.一条指令通常由哪两个部分组成？指令的操作码一般有哪几种组织方式？各自应用在什么场合？各自的优缺点是什么？解答：一条指令要由操作码和操作数地址两部分组成。操作码用于指明本条指令的操作功能；指令的操作数地址，用于给出被操作的信息的地址，包括参加运算的一或多个操作数所在的地址、运算结果的保存地址、程序的转移地址、被调用的子程
19、序的入口地址等。操作码的组织有如下 3 种处理情况：1 定长的操作码的组织方案：一般在指令字的最高位部分分配固定的若干位用于表示操作码。优点：简化计算机硬件设计，提高指令译码和识别的速度。缺点：单独为操作码划分出固定的多位后，留给表示操作数地址的位数就会严重不足。2 变长的操作码的组织方案：在指令字的最高位部分，安排指令的操作码，操作码有长有短。一些位在不同的指令中有不同的效用，在一些指令中，这些位用作操作码，而在另外一些指令中，这些位用作操作数的地址，则不同指令的操作数长度就会不同，即尽量为那些最常用、用于表示操作数地址的位数要求又较多的指令，少分配几位操作码；而对那些表示操作数地址的位数要
20、求较少的指令多分配几位操作码；对那些无操作数的指令，整个指令字的所有位均用作操作码。优点：在比较短的一个指令字中，既能表示出比较多的指令条数，又能尽量满足给出相应的操作数地址。缺点：指令复杂，译码时间长，执行时占用 CPU 周期多。3 操作码字段与操作数地址有所交叉的方案：与变长的操作码组织方案相类似，不同之处是表示操作码所用到的一些二进制位不再集中在指令字的最高位部分，而是与表示操作数地址的一引起字段有所交叉。优点？缺点：指令比变长操作码的组织方案更复杂。2.计算机指令中要用到的操作数一般可以来自哪些部件？如何在指令中表示这些操作数的地址？通常使用哪些寻址方式？解答：计算机指令中要用到的操作
21、数一般可以来自：1. CPU 内部的通用寄存器，此时应在指令字中给出用到的寄存器编号（寄存器名），通用寄存器的数量一般为几个、十几个，故在指令字中须为其分配2、3、4、5 或更多一点的位数来表示一个寄存器；该寄存器的内容，可以是指令运算用到的数据，也可能用作为一个操作数的地址。2. 可以是外围设备（接口）中的一个寄存器，通常用设备编号或设备入出端口地址或设备映像地址来表示；3. 可以是内存储器的一个存储单元，此时应在指令字中给出该存储单元的地址。计算机的寻址方式：1. 立即数寻址：操作数直接给出在指令字中，即指令字中直接给出的不同再是操作数地址，而是操作数本身。2. 直接寻址：操作数地址字段直
22、接给出操作数在存储器中的地址。3. 寄存器寻址：指令字中直接给出操作数所在的通用寄存器的编号。4. 寄存器间接寻址：指令字中给出通用寄存器的编号，在寄存器中给出的不是一个操作数，而是操作数地址时，就可以用这一地址去读写存储器。5. 变址寻址：指令字中给出的一个数值（变址偏移量）与指定的一个寄存器（变址寄存器）的内容相加之和作为操作数的地址，用于读写存储器。6. 相对寻址：指令字中给出的一个数值（相对寻址偏移量）与程序计数器 PC的内容相加之和作为操作数的地址或转移指令的转移地址。7. 基地址寻址：把在程序中所用的地址与一个特定的寄存器（基地址寄存器）的内容相加之和作为操作数的地址或指令的地址。
23、8. 间接寻址：指令字的地址字段给出的既不是一个操作数的地址，也不是下一条指令的地址，而是一个操作数地址的地址，或一条指令地址的地址。9. 堆栈寻址：堆栈是存储器中一块特定的按“后进先出”原则管理的存储区，该存储区中被读写单元的地址是用一个特定的寄存器命同的，该寄存器被称为堆栈指针（SP）。如果有些指令，其操作码部分已经指明一个操作数为堆栈中的一个单元的内容，则它已经约定将使用 SP 访问该单元，故不必在指令的操作数地址字段中另加说明。3.什么是形式地址？简述对变址寻址、相对寻址、基地址寻址应在指令中给出些什么信息？如何得到相应的实际（有效）地址？各自有什么样的主要用法？解答：表示在指令中的操
24、作数地址，通常被称为形式地址；用这种形式地址并结合某些规则，可以计算出操作数在存储器中的存储单元地址，这一地址被称为物理地址。变址寻址：指令字中给出的一个数值（变址偏移量）与指定的一个寄存器（变址寄存器）的内容相加之和作为操作数的地址，用于读写存储器。主要适合于处理数组型数据。相对寻址：指令字中给出的一个数值（相对寻址偏移量）与程序计数器 PC的内容相加之和作为操作数的地址或转移指令的转移地址。与变址寻址的区别是，计算实际地址所用的寄存器已确定为 PC，故无须再在指令中指定；而变址寻址中的可用的变址寄存器往往有多个，通常要在指令中指定本次要使用哪一个。主要用于指令转移。基地址寻址：把在程序中所
25、用的地址与一个特定的寄存器（基地址寄存器）的内容相加之和作为操作数的地址或指令的地址。主要用于为多道程序或浮动地址程序定位存储器空间。基地址寄存器中的值是由系统程序用特权指令设定的，用户不能在自己的程序对其进行修改。4.为读写输入/输出设备，通常有哪几种常用的方式用以指定被读写的设备？解答：要完成对 I/O 设备的读写操作，多数情况下，是在 CPU 与相应设备的接口卡的某一寄存器的某一寄存器卡之间完成。应先把这一 I/O 设备的入出端口地址送到地址总线上，再向接口卡发出读写操作。为读操作时，还要把读出的内容保存到相关的寄存器中；为写操作时，还要把准备写到接口卡的寄存器中的数据事先送到数据总线上
26、。写接口 OUT；读接口用 IN。5.CISC（复杂指令系统计算机）和 RISC（精简指令系统计算机）计算机的指令系统的区别表现在哪里？它们各自追求的主要目标是什么？解答：CISC（复杂指令系统计算机）是指计算机的指令系统中，指令条数多达一二百条，寻址方式也趋于多样化，能直接处理的数据类型更多的计算机。主要追求目标是指令系统的复杂和完备程度。RISC（精简指令系统计算机）是指充分考虑了超大规模集成电路设计、制造中的有关问题和当前软件研究的某些成果，从硬软件结合的角度，利用硬件解决软件。硬件执行速度快，软件指令减少。主要追求目标是利用硬件解决软件问题，使计算机执行速度加快。评价一台计算机系统其优
27、劣，主要考虑指令系统的完备性、高效性、规整性、兼容性。6.简述计算机的控制器的功能和基本组成。微程序的控制器和组合逻辑的控制器在组成和运行原理方面的相同、不同之处表现在哪里？解答：计算机的控制器的功能是向整机每个部件提供协同运行所需要的控制信号。是依据当前正在执行的指令和它所处的执行步骤，形成并提供出在这一时刻整机各部件要用到的控制信号。控制器的基本组成：1. 程序计数器（PC）：能提供指令在内存中的地址的部件，服务于读取指令，并接收下条要执行的指令地址；2. 指令寄存器（IR）：能保存读来的指令内容的部分，以保存本指令执行的整个过程中要用到的指令本身的主要信息；3. 脉冲源和启停控制逻辑：是
28、指令执行的步骤标记线路，它标记出每条指令的各执行步骤的相对次序关系；4. 时序控制信号的产生部件：依据指令内容、指令的执行步骤（时刻），也许还有些别的什么条件信号，来形成并提供出当前各部件本时刻要用到的控制信号。计算机整机各硬件系统，正是在这些信号控制下协同运行，产生预期的执行结果，也就是执行一条又一条的指令。组合逻辑的控制器和和程序的控制器是计算机中两种不同类型的控制器,其共同点是:基本功能都是提供计算机各个部件协同运行所需要的控制信号,组成部分都有程序计数器 PC,指令寄存器 IR,都分成几个执行步骤完成每一条指令的具体功能;不同点主要表现在处理指令执行步骤办法,提供控制信号的方案不一样,
29、组合逻辑控制器是用节拍发生器指明指令执行步骤,用组合逻辑电路直接给出应提供的控制信号,其优点是运行速度明显地快,缺点是设计与实现复杂些,但随着大规模现场可编程集成电路的出现,该缺点已得到很大缓解;微程序的控制器是通过微指令地址的衔接区分指令执行步骤,应提供的控制信号是从控制存储器中读出来的,并经过一个微指令寄存器送到被控制部件的,其缺点是运行速度要慢一点,优点是设计与实现简单些,易用于实现系列计算机产品的控制器,理论上可实现动态微程序设计.7.8 位的教学计算机系统的指令的特点是什么？为什么必须采用操作码扩展技术？为什么只能用 4 个通用寄存器？为什么要采用 16 位的地址总线？答案在书上8.
30、8 位的教学计算机提供了哪几条指令？它们的执行流程是什么？答案在书上9.在 8 位的教学计算机上有选择的扩展出如下几条指令，包括确定指令格式和具体内容，指令执行步骤，每一步的操作功能和控制信号等，最后再在教学计算机上真正实现出来，调试正确并应用在程序中。（1）ADC 指令（2）OR 指令（3）TEST 指令（4）DEC 指令（5）正常的 IN、OUT 指令（6）中断隐指令、中断返回指令（IRET）答案在书上形成性作业 31.在计算机中，为什么要采用多级结构的存储器系统？它们的应用是建立在程序的什么特性之上的？答：在现代的计算机系统中，通常总是采用由三种运行原理不同，性能差异很大的存储介质分别构
31、建高速缓冲存储器、主存储器和虚拟存储器，再将它们组成三级结构的统一管理、高度的一体化存储器系统。由高速缓冲存储器缓解主存储器读写速度慢，不能满足 CPU 运行速度需要的矛盾；用虚拟存储器更大的存储空间，解决主存储器容量小，存不下更大程序与更多数据的难题。这种三级结构的存储器系统的运行原理，是建立在程序运行的局部性原理之上的。即在一小段时间内，运行的程序只使用少量的指令和少量的数据，而这少量的指令和少量的数据往往又集中在存储器的一小片存储区域中，指令顺序执行比转移执行的比例要大，故可以按对所使用的指令和数据的急迫和频繁程度，将其存入容量、速度、价格不同的存储器中，从而取得更高的性能价格比。主要体
32、现在时间、空间、指令执行顺序三个方面。2.多级结构的存储器是由哪三级存储器组成的？每一级存储器使用什么类型的存储介质，这些介质的主要特性是什么？在多级结构的存储器系统中，何谓信息的一致性原则和包含性原则？答：多级结构的存储器是由高速缓冲存储器、主存储器和虚拟存储器。高速缓冲存储器使用静态存储器芯片实现，主存储器通常使用动态存储器芯片实现，两者是半导体电路器件，以数字逻辑电路方式进行读写；虚拟存储器则使用快速磁盘设备上的一片存储区，是在磁性介质层中通过电磁转换过程完成信息读写的。这三级不同的存储器中存放的信息必须满足如下两个原则：(1)一致性原则，即同一个信息会同时存放在几个级别的存储器中，此是
33、同一信息在几个级别的存储器中必须保持相同的值。(2)包含性原则，即处在内层（更靠近 CPU）存储器中的信息一定被包含在各外层的存储器中，即内层存储器中的全部信息一定是各外层存储器中所存信息中一小部分的副本。这是保证程序正常运行、实现信息共享、提高系统资源利用率所必须的。3.比较 DRAM 和 SRAM 芯片的主要特性。答：从所用的半导体生产工艺区分，存储器芯片又可以分为静态存储器和动态存储器两种类型。由于动态存储器集成度高，生产成本低，被广泛地用于实际要求更大容量的主存储器。静态存储器读写速度快，生产成本高，通常多用其实现容量可以较小的高速缓冲存储器。两者不同之处主要再现如下表：主要性能 SR
34、AM 静态存储器 DRAM 动态存储器存储信息 触发器 电容破坏性读出 非 是需要刷新 非 需要行列地址 同时送 分两次送运行速度 快 慢集成度 低 高发热量 大 小存储成本 高 低4.为什么动态存储器会是破坏性读出？静态存储器又为什么读出操作不会破坏已存储的信息呢？什么是动态存储器的回写（预充电延迟）？它对存储器性能的影响是什么？答：动态存储器的读操作过程时，当字线的高电平到来后，则 T 管导通，若电容中原存储有电荷（存储 1 信号），电容就要放电，则会使数据线的电位由高变低，使电容中原存储的电荷（存储 1 信号）丢失，这就是通常说的破坏性读出。为了保持电容器原记忆内容，必须在读操作之后立刻
35、跟随一次写回操作，这被称为预充电延迟。在预充电延迟完成之前，是不能开始下一次的读操作的，动态存储器的读写周期显然比它的数据读出时间长得多，也降低了存储器的运行速度。静态存储器是用触发器线路记忆与读写数据的，它是通过检查哪一条位线上出现一个负脉冲来判断状态，即区分读出来的信号是 1 或是 0，而无需改变存储器的脉冲波纹，所以不会破坏已存储的信息。5.存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据，在时间配合上要满足些什么关系？答：存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据，它们之间在时序配合要满足以下这些条件：有了稳定的地址与片选信号才可以读；
36、有了稳定的地址和写入的数据，再有了片选信号才能再给出写命令，以便保证无误的写操作。此外，这些信号应有一定的持续时间，以保证读写操作得以正常完成。6.在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读写速度的办法是什么？主存一体多字和多体交叉方案的优缺点各表现在什么地方？低位地址的多体交叉是何含义？优点何在？答：在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读写速度的办法是采用成组传送数据的方式，该方式是指用于提高在数据总线上的数据输入/输出能力的一种技术。即通过地址总线传送一次地址后，能连续在数据总线上传送多个（一组）数据，而不像正常总线工作方式那样，每传
37、送一次数据，总要用两段时间，即先送一次地址（地址时间），后送一次数据传送（数据时间）。在成组传送方式，为传送 N 个数据，就可以用 N+1 个总线时钟周期，而不再是用 2N 个总线时钟周期，使总线上的数据入/出尖峰提高一倍。主存一体多字的优点：是通过加宽每个主存单元的宽度，增加每个主存单元所包括的数据位数，使每个主存单元同时存储几个主存字，则每一次读操作就同时读出了几个主存字，使读出一个主存字的平均读出时间变为原来的几分之一。缺点是：每次读出的几个主存字必须首先保存在一个位数足够长的存储器中，等待通过数据总线分几次把他们传送走。多体交叉编址优点：是把主存储器分成几个能独立读写的、字长为一个主存
38、字的主体，这样就可以按读写需要情况，分别对每个存储体执行读写；通过合理的组织方式，使几个存储体协同运行，从而提供出比单个存储体更高的（几倍）读写速度。低位地址的多体交叉是把地址的几个主存字依次分配在不同的存储体中。因为程序运行的局部特征表明，程序运行过程中，在短时间内读写地址相邻的主存字的概率更大。在这种编址方式中，地址寄存器送到主存储器的地址的低几位，用于区分读写哪个存储体，其余高位部分送到每个存储体，用于区分读写每个存储体的哪一个存储字。7.说明影响高速缓存命中率的因素都有哪一些，并简单解释一下的如何影响的。答：影响 cache 命中率的因素有以下几点：1.cache 的容量：更大一点的
39、cache 容量，对提高命中率是有好处的，而容量达到一定大小之后，再增加其容量，对命中率的提高并不明显。2. cache line size(每次与内存交换信息的单位量)：由 cache 在命中的情况下，可以在 0 等待状态快速向 CPU 提供指令和数据，而一旦不命中，CPU 就必须到主存去取信息，会增加几个等待状态。所以为减少访问内存的次数，可通过每次到内存取信息时，不是以一个字为单位，而是以几个字在主存与cache 之间实现信息传送。Cache line size 太大，会拖慢本次完成传送的进度，还可能出现 cache 中这多信息并不被 CPU 使用，造成费时费资源。3.多级的 cache
40、 结构：在已有 cache 存储器系统之外，再增加一个容量更大的 cache。此时第一级 cache 中保存的信息第二级 cache 也保存，CPU 访问第一级 cache 出现缺失时，就去访问第二级 cache。若两个 cache 命中率为 90%，两个合起来的命中率为 99%，所以不可再增加第三级 cache。4.不同映像方式：全相联映象方式很难实用，直接映像方式命中率略低，多路组相联映像方式性能/价格比更好。8.说明段表的组成与逻辑段地址到内存物理地址的变换。答：段表也是一个特定的段，通常被保存在主存中。段表由多个入口（表项）组成，每个表项由 3 部分内容构成：段起始地址，段的长度，段的
41、装入位。段起始地址给出的是本段在主存中的起始地址，该起始地址加上段内地址就得到本段的一个字在主存中的真正地址。段的长度用于主存使用的合法性检查，当出现段内地址超过段的长度时，就是主存使用中的一个地址越界错误。段的装入位用于判断本段是否已装入主存。地址转换过程，从概念上讲可以用如下办法完成：把逻辑地址中的段号取来与段表基地址的内容相加，用相加之和作地址，找到段表的一个表项，检查该表项中的装入位，其内容为 1，表示该段已调入主存，从表项中取段的起始地址与逻辑地址中的段内地址相加，就得到一个数据在主存中的实际地址。若表项的装入位的值为 0，表示该段尚未调入主存，则操作系统负责首先把该段从磁盘装入主存
42、，并相应修改段表中的该表项内容，之后才可以完成地址转换过程。9.说明页表的组成与程序逻辑地址到内存物理地址的变换过程。快表是一定要有的吗？说明快表内容的组成与读写原理。答：页表由若干表项组成，每个虚页号对应页表中的一个表项，表项的内容可以由如下一些部分组成：最重要的是一个虚页被分配在主存中的实际页号，还可能包括页装入（有效）位，修改标记位，替换控制位，其他保护位等组成的控制位字段。地址变换过程：用虚地址中的虚页号与页表基地址相加，求出对应该虚页的页表表项在主存中的实际地址，从该表项的实页号字段取出实页号再拼上虚地址中的页内地址，就得到读主存数据用的实际地址。为了解决当要读页内的某个存储单元时，
43、需读两次主存才能取得要读的数据的问题（读两次主存过程：首先要读一次主存，通过查页表求出实存地址，然后再读一次主存），设立一个完全用快速硬件实现的容量很小的快速页表，又叫做转换旁路缓冲器，用于存放在页表中使用最频繁的、为数不多的那些表项的内容。快表主要有虚页号和实页号两项内容。经快表实现的地址转换过程：用虚地址中的虚页号去与快表中虚页号字段的内容相比较，与哪个表项中的虚页号相同，则可以取出该表项中的实页号，并与页内地址拼接出主存实际地址。这一过程可以很快完成，类似于高速缓冲存储器的运行原理。当在快表中找不到该虚页号时，就要到主存中经慢表找出该虚页号对应的实页号，在得到一个主存实际地址的同时，并用
44、该虚页号和实页号替换快表的一个表项的内容，以反映这次操作的形势。10.简单说明硬磁盘机的组成，磁盘片上的信息组织方式和理论上可存储的信息总量的计算公式，并解释为什么格式化后的可用容量会比存储的总信息位小了许多。答：硬磁盘驱动器的一般组成：主轴及其驱动系统、磁头及其定位系统、数据读写等控制逻辑部分。磁盘片上的信息组织方式：在同一磁盘记录面上，信息被写在许多个同心圆上，每个同心圆为一个磁道，不同磁道用磁道号表示。磁道间的距离为道密度，它与磁头选择磁道的定位精度直接有关。对固定尺寸的盘片，磁道密度与磁盘片的总存储容量成正比。对多片结构的磁盘组，不同记录面上的同一磁道被叫做一个柱面。在同一磁道上，信息
45、被组织为固定大小的区段，称为扇区。即把一个圆周等分成若干部分，每部分构成一个扇区，每个扇区的一个磁道，用于存储一定数目的二进制信息。扇区的一个磁道通常是磁盘进行读写的最小信息单位。不同扇区用扇区号表示。在一磁道上，只有一部分区域用于记录有用的信息；还有很多区域用于标记磁道的开始、结束、扇区位置、磁道号等，以及用于保存数据校验与纠错处理的冗余信息，可能还有一些必要的间隙部分。对一个磁盘片，在使用之前要进行格式化操作，即在每个磁道上完成区域划分，写入各种标记信息，建立标明磁记录面使用情况的信息位图等。所以一个磁盘上的可用存储容量，是指磁盘完成格式化操作之后，留给用户实际可用的存储空间，比存储的总信
46、息量小了许多。理论上可用存储信息总量=磁道数*扇区数*每扇区写留给用户实际可用的存储空间。11.为什么要采用磁盘阵列技术？何为逻辑盘，何为物理盘？作为一个逻辑盘使用的多个物理盘需要在转速和所用扇区等方面严格的同步吗？为什么？答：使用统一管理的由多个磁盘组成的磁盘阵列，这一技术的着眼点，是通过多个磁盘设备的并行操作来提高设备总体的性能和可靠性。如果一个磁盘有xMB 的容量，单位时间提供 y 传送能力，则概念上讲，n 个这样的磁盘就有n*xMB 的容量，n*yMB 的传送能力，即要读出 yMB 的数据，所用的平均时间只要原来单个磁盘所用时间的 1/n；还有一点好处是通过合理地在多个磁盘之间组织数据
47、，可以得到比较理想的容错能力，这指的是，额外拿出一定的存储容量，用于保存检错纠错的信息。在总体价格上，使用多个磁盘也不会给用户带来太大的经济负担。实际使用的多个磁盘就是物理盘。为了统一管理磁盘阵列，使用户所感觉到的不再是多个物理盘，似乎就是一个性能更高的单个磁盘，就要使用一块特点的接口卡（RAID 阵列控制卡），把组成阵列的多个物理磁盘连接为一个逻辑整体，这就是逻辑磁盘。作为一个逻辑盘使用的多个物理盘不需要在转速和所用扇区等方面严格同步。阵列磁盘运行过程中，有以下两项重要技术。一个是并发命令请求和排队管理，并使多个命令得以并发处理；如果在处理命令的时候，还能进行某些性能优化，而不是机械地按命令
48、到来的先后次序处理，还可以进一步提高数据读写的速度。最简单的例子，对两个等待操作的命令，磁头先到达哪一个命令的数据扇区，就先执行哪一个命令，这在磁盘本身的控制器部分来处理可能更方便。另外一项技术是设备的快速接入和断开，即当一个占据了总线的磁盘开始执行一个读命令，数据又尚未准备好时，它应快速地暂时把自己从总线上分离出来，以便使另外正急于使用总线的磁盘可能抢到总线，从而提高总线的使用效率和系统性能，当这个磁盘准备好数据时，应保证它能把自己尽快地接通到总线上去。这实质是把占用总线的时间压缩到尽可能短的一项处理技术。12.阵列磁盘应用什么类型的接口卡？该卡上大体有些什么组成部件？阵列盘中的 RAID1，RAID1，RAID4 和 RAID5 指的是什么类型的容错处理？答：阵列磁盘应用 RAID 阵列控制卡，该卡的一端将被插接到高速的 SCSI 总线或 PCI 总线的插槽中，以便与计算机主机接通；另外一端有 13 个接插头，通过电缆与 13 组磁盘设备连接，每组可有串行连接在一起的 17 物理磁盘。该卡是一个有较强智能处理能力的接口卡，上面有一个单片计算机，形成奇偶校验信息的机构，分析与处理主机 CPU 发送来的读写磁盘命令的机构；有起缓冲作用的 DRAM 存储器等几个组成部分。系统能通过该卡对连接到卡上的多
