计算机组成原理07460.doc

1、计算机组成原理复习资料第一章 计算机系统概论1.冯.诺依曼型计算机的主要设计思想是什么？它由哪些主要组成部分？答：冯.诺依曼型计算机的主要设计思想是存储程序并按地址顺序执行，它由运算器，控制器，存储器，接口及 I/O 设备组成。2.指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。3.现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什

2、么影响?答：现代计算机系统可分为五个层次，第一级是微程序设计级；第二级是一般机器级；第三级是操作系统级；第四级是汇编语言级；第五级是高级语言级。其中前二级是硬件系统、后两级是软件系统对硬件系统的功能扩展，第三级是可以说是软件与硬件的一个交界面。这种分级不是绝对的，也不是惟一的，比如随着大规模集成电路和固件的发展，硬件的功能在不断往上层延伸。而且，不同的硬件结构，其层次也不同，如硬布线控制器的计算机，就没有微程序级。第二章 计算机的发展及应用1.1946 年美国研制成功世界上第一台电子数字计算机 ENIAC。2.Moore 定律是指微芯片上集成的晶体管数目每三年翻两番。3数字计算机有哪些主要应用

3、？答：数字计算机的主要应用有：科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。第三章 系统总线1. 在总线集中式判优控制中，_方式对故障很敏感，_方式速度最快。对于同步通信而言，影响其效率的主要因素是_，它一般用于_场合。答：链式查询；独立请求；以最慢速度的部件设计公共时钟；各部件存取时间比较一致的。2.PCI 是一个与处理器无关的 _，它采用_时序协议和_ 式仲裁策略，并具有_能力。A集中 B自动配置 C.同步 D高速外围总线答：D，C，A，B。3.说明总线结构对计算机系统性能的影响。答：(1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的 I/

4、O 接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O 设备和 CPU 如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定制作 CPU 插件、存储器插件以及 I/O 插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构 。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好 。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。(4)系统更新性能好 。因为 CPU、存储器、I/O

5、 接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。4.完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。答：总线在完成一次传输周期时，可分为四个阶段： 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者； 寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块； 传数阶段：主模块和从

6、模块进行数据交换，数据由源模块发出经数据总线流入目的模块； 结束阶段 ：主模块的有关信息均从系统总线上撤除，让出总线使用权。P62 3.2 P64 3.4第四章 存 储 器1.什么是存储器带宽? 主存储器的分类以及主要技术指标?答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/ 秒或位/秒来表示。可分为 ROM 和 RAM,主要有存储容量,存储速度,存储带宽.2. 设主存容量为 1MB，Cache 容量为 16KB，每字块有 16 个字，每字 32 位。 (1)若 Cache 采用直接相联映像，求出主存地址字段中各段的位数。(2)若 Cache 采用四路组相联映像，求出主存地址字段中

7、各段的位数。答：（1）若 Cache 采用直接相联映像：字块中含 64 个字节，字块的位数为 b=6。Cache 中含有 256 个字块，所以字块地址位数 c=8。主存容量为 1M 字节，总位数为 20。主存字块标记位数 20-8-6=6。（2）若 Cache 采用四路组相联映像，字块中含 64 个字节，字块的位数为 b=6。Cache 中含有 256 个字块，每组含有 4 个字块，所以组地址位数 q=6。主存容量为 1M 字节，总位数为 20。主存字块标记位数 t=20-6-6=8。P120 4.8 4.93. 设 CPU 共有 16 根地址线，8 根数据线，并用 作访存控制信号，用MREQ

8、作读写控制信号，现有下列存储芯片：WR/允许输出OE允许写WRAM：1K8 位、2K4 位、4K8 位ROM：2K8 位、4K8 位以及 74138 译码器和各种门电路（自定） ，画出 CPU 与存储器连接图。要求：（1）最大 4K 地址空间为系统程序区，与其相邻 2K 地址空间为用户程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。（3）详细画出存储芯片的片选逻辑。 ROMAi 0CSDn0PD/rog RAMAi 0CSDn0OEWG12ABCBAY76Y074138答：地址空间描述如下：ROM 对应的空间：1111 1111 1111 11111111 000

9、0 0000 0000RAM 对应的空间：1110 1111 1111 11111110 1000 0000 0000选择 ROM 芯片为 2K8 位的两片，RAM 芯片为 2K4 位的两片ROM 芯片 1：1111 1111 1111 11111111 1000 0000 0000ROM 芯片 2：1111 0111 1111 11111111 0000 0000 0000RAM 芯片 1、2：（位扩展）1110 1111 1111 11111110 1000 0000 0000CPU 与存储器连接图见下页：2 K 8R O MA 1 4A 1 3A 1 2A 1 1A 1 0A 0D 7D

10、 0R / W2 K 8R O M2 K 4R A M2 K 4R A MG 1G 2 aG 2 bCBAM R E QY 7Y 6Y 5C SC SO E O EW E W EC SC SD 4D 3A 1 50.100100，x补 = 00,101; 00.100100加数为 0,100;1.010100，y补 = 00,100; 11.010100（1）对阶：j补 = jx补- jy 补 = 00,101 + 11,100 = 00,001即j = 1，则 y 的尾数向右移一位，阶码相应加 1，即y补= 00,101; 11.101010 求和+ = +Sy补xSyxS= 00.1001

11、00 + 11.101010= 00.001110即 x+y补 = 00,101; 00.001110尾数出现“00.0” ，需左规。 规格化左规后得 x+y补 = 00,011; 00.111000x+y 补 = 00,011; 00.1110004. 设 n = 16 （不包括符号位） ，机器完成一次加和移位各需 100ns，则原码一位乘最多需_ns 补码 Booth 算法最多需_ns。答：3200；3300。5. 设浮点数阶码为 8 位（含 1 位阶符） ，用移码表示，尾数为 24 位（含 1 位数符） ，用补码规格化表示，则对应其最大正数的机器数形式为 _，真值为_（十进制表示） ；对

12、应其绝对值最小负数的机器数形式为_，真值为_（十进制表示） 。答：1,1111111;0.111（23 个 1） ；2 127(1-2 -23)；0,0000000;1.011（22个 1） ；-2 -128(2 -1+2-23)。6. 什么是双重分组跳跃进位答：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。7.已知：X=-0.1011 Y=-0.1101 试用补码一位乘法比较法(Booth 乘法)，求XY补解：X补=1.0101,Y补=1.0011,-X补=00.1011部分积 乘数 附加位 Yn+1 00.0000 10011 0

13、 + 00.1011 00.101100.0101 11001 1 00.0010 11100 1 + 11.010111.011111.1011 11110 0 11.1101 11111 0 + 00.1011 00.1000 1111 结果7已知 x = 0.1001 y = 0.1101 计算 （机器数形式自定） 。答：X补=0.1001，Y补=1.0011，X/Y 补=10101 ，X/Y= 0.1011，-Y补=0.1101，补码：0.1001+ 1.00111.1100 11.1000 1 + 0.11010.0101 100.1010 10 + 1.00111.1101 101

14、1.1010 101 + 0.11010.0111 10100.1110 10101原码：X 原 =0.1001，Y 原 =1.1101，0.1001+ 1.00111.1100 01.1000 0 + 0.11010.0101 010.1010 01 + 1.00111.1101 0101.1010 010 + 0.11010.0111 01010.1110 0101 + 1.00110.0001 01011第七章 指 令 系 统1.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 ， 指令提供 ； 而在变址寻址中，变址寄存器提供 ，指令提供 。答：基地址；偏移量；偏移量；基地址。2

15、. 某机主存容量为 4M16 位，且存储字长等于指令字长，若该机的指令系统具备 120 种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3）一次间址的寻址范围；（4）相对寻址的寻址范围。答：（1）指令字长 16 位，操作码为 7 位，寻址特征位 2 位，地址码 7 位；（2）2 7；（3）2 16；（4）-64 +633.什么是 RISC答：RISC 是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。4. 设相对寻址的转移指令占 2 个字节，第一字节为操作码，第二

16、字节是位移量（用补码表示） ，每当 CPU 从存储器取出一个字节时，即自动完成（pc ）+ 1 pc。设当前指令地址为 3008H，要求转移到 300FH，则该转移指令第二字节的内容应为_。若当前指令地址为 300FH，要求转移到 3004H，则该转移指令第二字节的内容为_。答：05H；F3H。5某模型机共有 64 种操作，操作码位数固定，且具有以下特点：(1)采用一地址或二地址格式；(2)有寄存器寻址、直接寻址和相对寻址（位移量为-128 127）三种寻址方式；(3)有 16 个通用寄存器，算术运算和逻辑运算指令的操作数均在寄存器中，结果也在寄存器中；(4)取数/存数指令在通用寄存器和存储器

17、之间传送；(5)存储器容量为 1MB、按字节编址。要求设计：算逻指令，取数/存数指令和相对转移指令的格式，并简述理由。答：6 2 4 4OP 寻址 R R 算逻指令6 2 8OP 寻址 相对位移量 -128127 相对转移指令6 2 4 4OP 寻址 R R16取数/存数指令双字长指令直接寻址 20 位地址第八章 CPU 的结构和功能1.影响流水线性能的因素主要反映在 和 两个方面。答：访存冲突；相关问题。2.中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是 CPU 在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。3. 某

18、机有五个中断源，按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4，现要求优先顺序改为 L3,L2,L4,L0,L1，写出各中断源的屏蔽字。答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源 屏蔽字0 1 2 3 4L0L1L2L3L41 1 0 0 00 1 0 0 01 1 1 0 11 1 1 1 11 1 0 0 14. 什么是中断隐指令及其功能答：中断隐指令是在机器指令系统中没有的指令，它是 CPU 在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。5.什么是超标量和超流水线答：超标量（Super sc

19、alar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。第九章 控制单元的功能1.CPU 从主存取出一条指令并执行该指令的时间叫 ，它通常包含若干个 ，而后者又包含若干个 。 组成多级时序系统。答：指令周期；机器周期；时钟周期；机器周期和时钟周期。2.什么是微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成

20、一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。3.什么是机器周期和时钟周期答：机器周期：基准，存取周期。时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。第十章 控制单元的设计1.CPU 在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令） ，在取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还需要增加哪些微操作。答：组合逻辑设计的微操作命令：取指：T0：PC MAR，1 RT1：MMAR MDR, PC+1 PCT2：MDR IR, OPIR ID执行：T0：SP MA

21、R, 1 RT1：MMAR MDRT2：MDR PC, SP+1 SP微程序设计的微操作命令：取指微程序：T0：PC MAR, 1 RT1：AdCMIR CMART2：MMAR MDR, PC+1 PCT3：AdCMDR CMART4：MDR IR, OPIR 微操作形成部件T5：OPIR CMAR中断返回微程序：T0：SP MART1：AdCMDR CMART2：MMAR MDRT3：AdCMDR CMART4：MDR PC, SP+1 SPT5：AdCMDR CMAR2. 什么是水平型微指令答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看，直接编码、字段直接编码、

22、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。3. （1）画出主机框图（要求画到寄存器级） ；（2）若存储器容量为 64K32 位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X （X 为主存地址）指令发出的全部微操作命令及节拍安排；（4）若采用微程序控制，还需增加哪些微操作？答：（2）ACC MQ ALU X IR MDR PC MAR32 32 32 32 32 32 16 16（3）T0 PC MAR 1RT1 M(MAR)MDR (PC)+1PCT2 MDRIR OP(IR)IDT0 Ad(I

23、R)MAR 1WT1 ACCMDRT2 MDRM(MAR)(4)Ad(CMDR)CMAR取指OP(IR)CMARAd(CMDR)CMAR执行1.数字电子计算机的主要特点是存储容量大、 （运算速度快） ， （运算精度高） 。2.计算机各组成部件相互连接方式，从早期的以（存储器 ）为中心，发展到现在以（ 运算器 ）为中心。3.指令寄存器寄存的是（ C ）A、下一条要执行的指令 B、已执行完了的指令C 、正在执行的指令 D、要转移的指令4.衡量计算机的性能指标主要有哪些（答主要的三项指标） ，并说明为什么？解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映 CPU 性能

24、，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器）6.最早提出“存储程序程序”概念的是（ A ）A、Babbage B、V.Neumann C、Pascal D、Bell7.如何理解计算机组成和计算机体系结构？8.第一台电子计算机（ENIAC）是于 1946 年交付使用。9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。10.假定指令系统有 m 条指令，指令操作码的位数为 N 位，则 N

25、至少应当等于（ ） 。11.用 n+1 位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0N ） ；用 n+1 位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（ ）1. CPU 包括（ ）两部分。A、ALU 和累加器B 、ALU 和控制器C 、运算器和控制器D、ALU 和主存储器C2. 计算机运算速度的单位是（ ） 。A、MTBFB 、MIPSC 、MHZD、MBB3. 若十六进数微 AC.B，则其十进制数为（ ） 。 A、254.54B 、2763C 、172.6875D、172.625C4. 若十进制数据为 137.5 则其八进制数为（ ） 。 A、89.8

26、B 、211.4C 、211.5D、1011111.101B5. 若 x 补=0.1101010 ，则 x 原= （ ） 。 A、1.0010101B 、1.0010110C 、0.0010110D、0.1101010D6. 若用双符号位，则发生正溢的特征是：双符号位为（ ） 。 A、00B 、01C 、10D、11B7. 补码加法运算是指（ ） 。 A、操作数用补码表示，连同符号位一起相加B 、操作数用补码表示，根据符号位决定实际操作C 、将操作数转化为原码后再相加D、取操作数绝对直接相知，符号位单独处理 A8. 原码乘法是（ ） 。 A、先取操作数绝对值相乘，符号位单独处理B 、用原码表示

27、操作数，然后直接相乘C 、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘 A10. 浮点加减中的对阶的方法是（ ） 。 A、将较小的一个阶码调整到与较大的一个阶码相同B 、将较大的一个阶码调整到与较小的一个阶码相同C 、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同 A11. 在下列几种存储器中，CPU 可直接访问的是（ ） 。 A、主存储器B 、磁盘C 、磁带D、光盘A13. 静态半导体存储器 SRAM 指（ ） 。 A、在工作过程中，存储内容保持不变B 、在断电后信息仍能维持不变C 、不需动态刷新D、芯片内部有自动刷新逻辑

28、C14. 半导体静态存储器 SRAM 的存储原理是（ ） 。 A、依靠双稳态电路B 、依靠定时刷新C 、依靠读后再生D、信息不再变化A15. 高速缓冲存储器 Cache 一般采取（ ） 。 A、随机存取方式B 、顺序存取方式C 、半顺序存取方式D、只读不写方式A16. 虚地址是（ ） 。 A、不存在的地址B 、用户编程可使用的地址C 、主存地址D、磁盘地址B17. 堆栈指针 SP 是（ ） 。 A、栈顶单元内容B 、栈顶单元地址C 、栈底单元内容D、栈底单元地址B18. 为了缩短指令中某个地址段的位数，有效的方法是采取（ ） 。 A、立即寻址B 、变址寻址C 、间接寻址D、寄存器寻址D19.

29、如果按变址方式读取操作数，则有效地址是指（ ） 。 A、指令中直接给出的地址B 、变址计算获得的地址C 、变址寄存器中存放的地址D、基址寄存器中存放的地址B20. 在向上生长的堆栈中，如果出栈指令 POPx 的操作定义为：M（x）M（SP ） ；SP （SP）-1则入栈指令 PUSH X 应定义为（ ） 。 A、M（SP） M（x） ；SP（SP ）1B 、M （SP）M（x） ；SP （SP）1C 、SP（SP）1；M（SP ）M（x）D、SP（SP）1；M（SP）M（x）C22. 在不同速度的设备之间传送数据， （ ） 。 A、必须采用同步控制方式B 、必须采用异步控制方式C 、可以选用同

30、步方式，也可选用异步方式D、必须采用应答方式C23. 挂接在总线上的多个部件（ ） 。 A、只能分时向总线发送数据，并只能分时从总线接收数据B 、只能分时向总线发送数据，但可同时从总线接收数据C 、可同时向总线发送数据，并同时从总线接收数据D、可同时向总线发送数据，但只能分时从总线接收数据 B24. 总线的数据通路宽度是指（ ） 。 A、能一次并行传送的数据位数B 、可依次串行传送的数据位数C 、单位时间内可传送的数据位数D、可一次传送的数据的最大值A25. 串行接口是指（ ） 。 A、接口与系统总线之间串行传送，接口与 I/O 设备之间串行传送B 、接口与系统总线之间串行传送，接口与 I/O

31、 设备之间并行传送C 、接口与系统总线之间并行传送，接口与 I/O 设备之间串行传送D、接口与系统总线之间并行传送，接口与 I/O 设备之间并行传送 C填空题：1. 系统软件主要包括： 和 及诊断程序等。 操作系统语言处理程序2. 任何进位计数制都包含基数和位权两个基本要素。十六进制的基数为 ，其中第 i 位的权为 。 1616i3. 8421BCD 码中，十进制数字“5”的 BCD 码的前面加上奇校验位后，为 。101014. 设字长 8 位（含 1 位符号位） ，真值 X=-1011，则X 原= 。 100010116. 按照存储器的不同工作方式可以将存储器分为随机存取存储器（RAM） 、

32、 、顺序存取存储器（SAM）和 。 只读存储器（ROM）直接存取存储器（DAM）7. 有静态 RAM 与动态 RAM 可供选择，在构成大容量主存时，一般就选择 。 动态 RAM8. 与静态 MOS 型存储器相比，动态 MOS 型存储器的最大特点是存储信息需要不断地 。 刷新9. 主存储器进行两次连续、独立的操作（读/写）之间所需的时间称作 。 主存读/写周期（TM）10. 程序访问的 为 Cache 的引入提供了理论依据。 局部性原理11. 某机器指令系统中，指令的操作码为 8 位，则该指令系统最多可以有 种指令。 25612. 如果零地址指令的操作数在内存中，则操作数地址隐式地由 来指明。

33、堆栈指针（SP）13. 如指令中给出形式地址为 D，则间接寻址方式获得操作数的有效地址为 。 以 D 为地址的存储单元的内容14. 如果说变址寻址方式主要是面向用户的，那么基址寻址一般是面向 的。 系统15. 在 CPU 的状态寄存器中，常设置以下状态位：零标志位（Z） ，负标志位（N） ， 和 。 溢出标志位（V）进位或借位标志位（C）16. 在组合逻辑控制器中，当一条指令取出后，组合逻辑网络的输出分两部分，其主要部分是产生执行该指令所需的 ，另一部分送到 ，以便在执行步骤较短的情况下，控制下缩短指令的执行时间。 控制信号，时序计数器17. 在微程序控制中，一个节拍中所需要的一组微命令，被编

34、成一条 。 微指令18. 系统总线是用来连接 的总线。 系统内部各大部件19. 输入输出的目的是实现 和 之间的信息传送。CPU外设20. 目前微机系统上使用的鼠标器有两种类型，一种是 ，另一种是 。 机械式的光电式的21. 在现有的外存储器中，启示密度最高的是 。 光盘存储器22. 可以根据中断源在系统中的位置，将中断源分为内部中断和外部中断两类。一般运算器除法错是 ；键盘输入请求中断是 。 内中断外中断23. 在不改变中断响应次序的条件下，通过 可以改变中断处理次序。改写中断屏蔽字24. 在程序中断控制方式中，虽有中断请求，但为了保证禁止某些中断以提供某一特定的服务，这可以由 CPU 中的

35、 触发器和为中断源设置的 触发器控制实现。 中断允许中断屏蔽25. 通道程序在内存中的首地址由 给出。 通道地址字26单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另外一个采用（隐含）寻址方法。27假定指令系统有 m 条指令，指令操作码的位数为 N 位，则 N 至少应当等于 2m3.用 n+1 位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0|N|2 n-1） ；用 n+1 位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（0|N|1-2 -n） ；28. 如果指令中的地址码为 A，变址寄存器为 X，基址寄存器为 B，则变址间址寻址方式的操作

36、地址 N（X）+A） ）29采用立即寻址时，操作数由（地址码）给出，采用直接寻址时，指令中除了操作码以外，还要给出（操作数在存储器中的地址）30堆栈存取方式是（后进先出） ，在自底向上生成方式工作的堆栈中，入栈时，堆栈指针作何调整？（减） ，出栈时做何调整？（加） 。入栈时调整指针和存入数据的次序是：先（调）后（存）3116 位补码整数所能表达的最大整数是（2 151） ，最小整数是（2 15）32指令系统的完整性，通常是指（完备性）和（有效性）33一般说来，按照 CPU 内部操作数的存储方式，可以将机器（指令集）分为：（堆栈型） 、 （累加器型）和（通用寄存器型）三种类型简答题：1. 8 位

37、无符号整数和 8 位定点原码整数的表示范围分别是多少？ 8 位无符号整数的范围：0255。 8 位定点原码整数的范围：-127127。2. 在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？ 阶码为正，表示将尾数扩大。 阶码为负，表示将尾数缩小。 尾数的正负代表浮点数的正负。3. SRAM 依靠什么存储信息？DRAM 依靠什么存储信息？何为存“0”？何为存“1”？ SRAM 依靠双稳态电路（内部交叉反馈）存储信息，其中一种稳态为 0，另一种稳态则为 1。 DRAM 依靠电容暂存电荷存储信息，充电至高电平为 1，放电至低电平为 0。4、静态存储器依靠什么存储信息？

38、动态存储器又依靠什么原理存储信息？试比较它们的优缺点。 静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。 动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为 1，无电荷为 0。集成度高，功耗小，速度悄慢，需定时刷新。5. 存储器芯片中采用地址复用技术有什么优点？要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增加芯片的地址引脚，从而保证芯片的外部封装不变。6. 在“Cache主存辅存”三级存储体系中， “Cache主存”结构与“主存辅存”结构的引入各为了解

39、决什么问题？ “Cache 主存 ”结构的引入是为了解决主存与 CPU 速度不匹配的问题。 “主存辅存”结构的引入是为了解决主存储器容量不足的问题。7. 在 CPU 中，哪些寄存器属于控制用的指令部件？它们各起什么作用？ 程序计数器 PC，提供取指地址，从而控制程序执行顺序。 指令寄存器 IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。 状态寄存器 SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。8. 微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？ 微程序控制器是从控制存储器中读取微指令，从而产生微指令。 一条微

40、指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。9. 总线接口的分类方法有哪几类？请分别按这几种方法说明接口的分类。 按数据传送的格式分为：串行接口、并行接口。 按时序控制方式分为：中断接口、DMA 接口、程序查询方式接口。10. 何谓存储总线？何谓 I/O 总线？各有何特点？ 存储总线是连接 CPU 和主存储器之间的专用总线，速度高。 I/O 总线是连接主机（CPU、M）与 I/O 设备之间的总线，可扩展性好。11. 何谓同步传送方式？何谓异步传送方式？ 同步方式：数据传送由一个统一的时序信号同步定时（或：从同一

41、个公共的时钟信号中获得定时信号） 。有固定的时钟周期、总线周期划分。 异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。12. 计算机系统中异步控制方式的三个主要特点是什么？系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。13. 在字符显示器中，何时访问一次字符发生器？其地址码如何形成？ 每当点（列）计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。 由缓冲存储器读出的字符代码作为高位地址，线（行）计数器的计数值作为低位地址。14. 请说明常见的中断处理程序入口产生方法。现在普遍采用向量中断方

42、式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向 CPU 送入一个编码（如中断类型码） ，CPU 将它变换为一个向量地址；据此访问中断向量表，从中读取处理程序入口地址。15. 以 DMA 方式实现传送，大致可分为哪几个阶段？ DMA 传送前的预置阶段（DMA 初始化） 数据传送阶段（DMA 传送） 传送后的结束处理16. 请比较说明中断方式与 DMA 方式的异同（产生方式、处理方式、应用场合等方面） 。 相同点：二者都由随机请求引起。 不同点：中断方式通过执行处理程序进行处理，DMA 方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速

43、I/O 操作，DMA 方式适于简单的、高速的数据批量传送。17. 基数 在浮点数据编码中，对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。18. Cache 位于 CPU 与主存之间的高速缓存，用来存放当前频繁访问的内容。19. 段页式管理 一种虚拟存储器的管理方式，将存储空间按逻辑模块分成段，每段又分成若干个页。20. 随机存取方式 可按随机地址直接访问任一存储单元，存取时间与单元位置无关。21. DRAM 动态随机存取存储器，即需要采取动态刷新的 RAM。22. 虚拟存储器 依靠操作系统和磁盘的支持，用户编程时可以使用一个比真实内存大得多的存储器，该存储器称为虚拟存储器。2

44、3. 逻辑地址 程序员编程时使用的，与内存物理地址无固定对应关系的地址。24. 堆栈 按先进后出（也就是后进先出）顺序存取的存储的存储组织（区） 。 25. 立即寻址方式 操作数直接在指令中给出（或：紧跟指令给出） ，在读出指令时可立即获得操作数。26. 直接寻址 由指令直接给出操作数的存储地址。 27. 寄存器间址 由指令给出寄存器号，指定寄存器中存放者操作数据的存储地址。28. RISC 精简指令系统计算机，只采用使用频度高、简单、执行速度快的指令类型。29. 时钟周期 由主频脉冲定义得一个定长的基本时间段，通常一个时钟周期完成一步操作。30. 微程序控制器 将执行指令所需要的微命令以代码

45、形式编成微指令序列（微程序） ，存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。31. 主设备 申请并获得总线控制权的设备，在收发双方中主动的一方。 32. 同步通信方式 在采用这种方式的总线传输中，各设备从一个公共的（统一的）时序信号中获得定时信息（或：由统一的时序信号进行同步定时。 ）或指出：其明显特征是由一定频率的时钟信号定义了等间隔的时钟周期。33. 总线 一组可由多个部件分时共享的信息传输线。 34. 程序查询 I/O 方式 启动 I/O 设备后，CPU 程序查询，若未准备好则等待，若条件已具备则执行I/O 操作。35. DMA 方式 直接依靠硬件

46、实现主存与外设之间的数据直接传输，传输过程本身不需CPU 程序干预。36.有效地址：又称物理地址，是将形式地址按一定的规则计算后，得出能直接访问主存的地址。寻址方式就是指从形式地址产生有效地址的方法37.浮点数的阶码为什么通常采用移码？其主要原因是为了解决机器 0 的表现形式问题。浮点数据的机器 0 表示阶码为可以表示的最小值2 n 。将该数据进行表示时，如果阶码使用移码，则表示出来数据的阶码全为 0；否则，如果使用补码表示阶码，该数据为 10.00 的形式。原码和反码由于其对数据 0 有正负之分，一般不用来表示浮点数阶码。38.基址寻址方式和变址方式有什么特点？基址寻址，实际上是相对于基址寄

47、存器 BR 的偏移寻址，其有效地址是把基址寄存器的内容加上指令字中的形式地址得到。即：EA=（BR）+A. 。变址寻址是相对于变址寄存器的偏移寻址，其有效地址是变址寄存器的内容加上指令字中的形式地址得到。即：EA=(X)+A在形式上以及计算操作数的有效地址的方法上，两种寻址方式是相似的，实际上，两者有不同的特点和用途。首先，在采用了基址寻址的计算机系统中，基址是不变的，程序中的所有地址都是相对于基地址来变化的。而对于变址寻址来说则相反，指令中的地址字段的形式地址给出的是一个存储器地址基准，变址寄存器 X 中存放的是相对于该基准地址的偏移量。不同的变址寄存器值指出了不同的单元。第二，在基址寻址中

48、，偏移量位数较短，在变址寻址中，偏移量位数足以表示整个存储空间。第三，基址寻址主要是解决程序逻辑空间与存储器物理空间的无关性，而变址寻址主要是为了可以编写出高效地访问一片存储空间的程序。39设 32 位长的浮点数，其中阶符 1 位，阶码 7 位，数符 1 位，尾数 23 位。分别写出机器数采用原码和补码表示时，所对应的最接近 0 的十进制负数。解：最接近 0 的十进制负数的浮点表示就是数据表示中最大的负数，即绝对值最小的负数。采用原码数据表示时，阶码为127，尾数为2 23 。该数为2 23 2127 。采用补码表示时，阶码为128，尾数为2 2340某机器字长 32 位，浮点表示时，阶码占 8 位，尾数占 24 位，各包含一位符号位。问（1）带符号定点小数的最大表示范围是多少？（2）带符号定点整数的最大范围是多少？（3）浮点表示的最大正数是多少？最大负数是多少？浮点表示时，最小的规格化正数是多少？解：（1）阶码表示范围是：128127；尾数的表示范围是112 23（2）带符号的定点