1、广东工业大学实验报告信息工程 学院 通信工程 专业 04 班 成绩评定_学号 3205002894 姓名 张凤珠 教师签名_预习情况 操作情况 考勤情况 数据处理情况实验题目 用 Verilog HDL 设计电子钟 第 17 周至 第 17 周 一、课程设计目的和要求目的：1. 学会使用 quantus软件（编译、仿真等） ，并利用它进行设计一些简单的数字电路；2. 利用实验室提供的 GW48 SOPC 系统主板，结合 quantus软件实现电子钟的功能显示。 要求：电子钟应实现如下功能：1时钟显示功能：，该电子钟正常显示小时、分钟、秒，各用 2 位数码管（共 6 位数码管）显示范围为 023
2、 时 59 分 59 秒，分辨率为 1 秒，包括启动与停止。2校时功能：包括小时校准和分钟校准。 3跑表：包括跑表清零、启动计时、停止及继续计时功能。二、实验器件实验室提供的 GW48 SOPC 系统主板实验箱三、设计方案和源程序代码首先分析电子钟要实现的三个功能，然后确定它的基本结构，因为设计时电子钟的三个基本功能都要用到数码管显示，考虑到三者为了避免竞争数码管资源的问题，因此设计时电子钟有 3 个主要输入按键 K1、K2、K3，分别为时间显示、校时功能、跑表的启动，而且是当任一个按键按下，其余两个键都无效，即此时只有按下的键才有效，执行该键所控制功能的启动。其次，各个功能模块的设计。A 、
3、对于时间显示模块中，涉及到的是时分秒各个计数器的设计 ， “秒计数器”采用 60 进制计数器，每累计 60 秒，发出一个“分脉冲”信号，该信号将被送到“分计数器” 。 “分计数器”采用 60 进制计数器，每累计 60 分，发出一个“分脉冲”信号，该信号被送到“时计数器” 。 “时计数器”采用 24 进制计数器，可实现 24 小时的累计计数。 B 、对于校时模块，同样用到了上述的时分计数器，不过只是能实现校时分钟和小时功能，分别用 K4、K5 键控制，做法是每按下一次键，对应的计数器加一。C、 最后是跑表模块，这相对于前面两个模块较为复杂，它有计时复位、启动和计时停止三个功能，分别用 K6、K8
4、、K7 按键控制，这里用到了毫秒、秒、分钟计数器，其中“毫秒计数器”采用 100 进制计数器，每累计 100 毫秒产生一个“秒脉冲”信号，该信号将作为“秒计数器”的时钟脉冲，其余同 A 所述。百分秒、秒和分钟信号用七段 LED 显示。而复位信号是高电平有效，可以对整个跑表同步清 0；当启动/停止为高电平时跑表开始计时，为低电平时停止计时，变高后在原来的数值基础上再计数。最后，就是整体的综合。包括每个模块用到的时钟设置、按键显示模块和确定输入输出参数；本次课程设计采用了一个输入主时钟源 4096HZ，其余各个模块用到的时钟信号从此时钟源分频得到，因此专门设置了一个分频小模块。源程序代码如下：mo
5、dule main(k1,k2,k3,k4,k5,k6,k7,k8,clk_4096,LED1,LED2,LED3,LED4,LED5,LED6);input k1,k2,k3,k4,k5,k6,k7,k8,clk_4096;output3:0LED1,LED2,LED3,LED4,LED5,LED6;reg 3:0 LED1,LED2,LED3,LED4,LED5,LED6;reg 7:0 hour,minute,second;define hour1 hour3:0define hour2 hour7:4define min1 minute3:0define min2 minute7:4d
6、efine sec1 second3:0define sec2 second7:4reg 15:0 j1,j2,j3;reg clk1,clk2,clk3;always (posedge clk_4096) /输入 4096HZ 时钟源beginif(j1=40)beginj1=0;clk1=clk1; /100HZendelsej1=j1+1;if(j2=4095)beginj2=0;clk2=clk2; /1HZendelsej2=j2+1;if(j3=7)beginj3=0;clk3=clk3; /512HZend elsej3=j3+1;end /跑表 reg 7:0 missecon
7、drun, secondrun,miurun;reg runnings,mis,sec;always(posedge clk1) beginif(k6) /复位beginmissecondrun7:0=8d0;secondrun7:0=8d0;miurun7:0=8d0;runnings=0;endif(k7) /停止beginrunnings=0;endif(k8) /运行runnings=1;if(runnings)beginif(missecondrun3:0=9) / 1/100 秒beginif(missecondrun7:4=9)beginmissecondrun7:0=0; /如
8、果为 99 时，转为 0mis=1; /产生进位提示endelsebeginmissecondrun3:0=0; /如果只是个位为 9 时，十位加 1，个位为 0missecondrun7:4=missecondrun7:4+1;endendelsemissecondrun3:0=missecondrun3:0+1; /如果个位不为 0 时，个位加1，十位不变if(mis) /当进位为 1 时才进行一次加 1beginmis=0;if(secondrun3:0=9) /秒beginif(secondrun7:4=5)beginsecondrun7:0=0; /如果为 59 时，转为 0sec=
9、1; /产生进位提示endelsebeginsecondrun3:0=0;secondrun7:4=secondrun7:4+1;/如果只是个位为 9 时，十位加 1，个位为 0endendelsesecondrun3:0=secondrun3:0+1; /如果个位不为 0 时，个位加 1，十位不变endif(sec) /当进位为 1 时才进行一次加 1beginsec=0;if(miurun3:0=9) /分钟beginif(miurun7:4=5)beginmiurun7:0=0;endelsebeginmiurun3:0=0;miurun7:4=miurun7:4+1;endendels
10、emiurun3:0=miurun3:0+1;endendend/时钟显示reg secondin,minutein;always(posedge clk2)beginif(sec2=5sec1=0;secondin=1;endelse beginif(sec1=9)beginsec1=0;sec2=sec2+1;endelse sec1=sec1+1;endif(secondin)beginsecondin=0;if(min2=5min1=0;minutein=1;endelse beginif(min1=9)beginmin1=0;min2=min2+1;endelse min1=min1
11、+1;endendif(minutein)beginminutein=0;if(hour2=3hour1=0;endelsebeginif(hour1=9)beginhour1=0;hour2=hour2+1;endelse hour1=hour1+1;endendif(k4)/校时分钟beginif(minute7:4=5)beginif(minute3:0=9)beginminute7:0=0;endelseminute3:0=minute3:0+1;endelsebeginif(minute3:0=9)beginminute3:0=0;minute7:4=minute7:4+1;ende
12、lseminute3:0=minute3:0+1;end end if(k5)/ 校时小时beginif(hour2=2)beginif(hour1=3)beginhour2=0;hour1=0;endelsehour1=hour1+1;endelsebeginif(hour1=9)beginhour1=0;hour2=hour2+1;endelsehour1=hour1+1;end end end/ 按键显示模块reg k1_rst,k2_rst,k3_rst;always(posedge clk3)beginif(k1)begink1_rst=1;k2_rst=0;k3_rst=0;end
13、if(k2)begink1_rst=0;k2_rst=1;k3_rst=0;endif(k3)begink1_rst=0;k2_rst=0;k3_rst=1;endif(k1_rst) /时间显示beginLED1=second3:0;LED2=second7:4;LED3=minute3:0;LED4=minute7:4;LED5=hour3:0;LED6=hour7:4;endif(k2_rst) /校时beginLED3=minute3:0;LED4=minute7:4;LED5=hour3:0;LED6=hour7:4;endif(k3_rst) /跑表显示beginLED1=miss
14、econdrun3:0;LED2=missecondrun7:4;LED3=secondrun3:0;LED4=secondrun7:4;LED5=miurun3:0;LED6=miurun7:4;endendendmodule四、修改后设计方案由于本课程设计用到的主时钟源是实验箱上的 4096HZ,而真正用到的时钟是1HZ、100HZ、512HZ，分别用于时间显示（包含校时） 、跑表、按键显示；这些时钟都从主频分频得到，而从主频 4096HZ 到 1HZ，要经过 4096 次分频，分频计数太大，主频与分频后的时钟频率相差太大，不利于程序仿真，所以建议使用较低的主频，如 1024HZ 主频；原
15、设计中用到多个按键控制，而每个按键都只是只有一种控制功能，缺乏灵活性，所以修改后将按键设置为模式键，即每次按下键都实现不同功能显示，可用状态机来实现设计，这里只用到三个按键。五、实验结果和数据处理按下按键 K1，电子钟正常显示时间，再按下键，停止显示。按下按键 K2，进入校时状态：按下 K4 键，进行校准分钟，每按下一次 K4 键，分钟计数器加一；按下 K5 键，进行小时校准，每按下一次 K5 键，小时计数器加一；最后再若按下K2 键，停止校时。按下按键 K3，进入跑表计时功能：按下 K6 键，复位；按下 K8 键，开始计时；按下 K7键，停止计时；六、心得体会本次课程设计，我花了大概三天时间
16、来完成（不包括报告） ，虽然没有达到教程安排的五天时间，但是我却是所花时间在课程设计上比较多的少数人之一，不过总算也完成了作品，尽管不是很完美，功能也不是很多，但是心里还是蛮有成就感的！当然，完成一次课程设计都不是很容易的！首先确定了自己做电子钟的设后，就开始着手写程序；刚开始，确定实现的设计目标是多功能的电子钟，而且还确定了每个功能用一个模块来写，最后编写一个主模块，采取调用模块的形式调用所写的各个功能模块，这样想法构思是很不错的；但是限于自己所学知识不是很牢固，也不是很深入，写 Verilog HDL 程序也比较少，实践能力还不够，所以当我好不容易编写好各个功能模块后，最终在编写主程序时却
17、遇上了很多问题，特别是在编写调用模块时，出现了重重关卡，原来想法总比做的来的简单！这期间我也有问过同学，可是由于碍于时间的问题，最终决定还是放弃这种调用多个模块的好方法，转为全部在一个模块实现的正常形式。确定了总体版面后，就将原先全部模块综合在一个模块之内，可是一经编译，还是出现了很多意想不到的错误，编译不成功；一切又得从头检查起，经过多方面的努力，最终得以完成！不过，却比预想的电子钟少了一些功能。从这次课程设计中，我学到了很多东西，也发现了自己的不足，特别是发现自己不够有恒心，这与搞技术开发的锲而不舍的精神相违背，所以希望自己在这方面都加强些，编程能力也有待进一步加强；多进行自我实践，多请教老师同学，争取自己能上一个台阶！
