1、1基本题型：（1）概念题（20）（2）解答题（8）（3）原理题（12）（4）设计题（存储器设计，15）（5）运算题（35）1概念以及解答题的知识点。1.总线的概念：总线是连接多个部件的信息传输线，是个部件共享的传输介质。2.系统总线：指 CPU、主存、I/O 设备各大部件之间的信息传输线。按传输信息的不同，可分为数据总线、地址总线和控制总线。3.总线的宽度：数据总线的根数，用（bit）位表示4.总线的带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量，单位可用 MBps（兆字节每秒） 。如总线工作频率为 33MHz，总线宽度为 32 位（4B） ，则总
2、线带宽为 33*（32/8）= 132MBps4.总线周期：完成一次总线操作的时间称为总线周期，包括申请分配阶段、寻址阶段、传数阶段、结束阶段5.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？ 如多个主设备同时要使用总线时，就由总线控制器的判优，仲裁逻辑按一定的优先级顺序，确定那个主设备能使用总线，只有获得总线使用权的主设备才能开始传送数据。 常见的集中式总线控制有三种 链式查询：其特点是只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感。 计数器定时查询：其特点是，计数可以从“0”开始，此时
3、设备的优先次序是固定的，计数也可以从终止点开始，既是一种循环方式，此时设备使用总线的优先级相等，计数器的初始值还可以由程序设置，故优先次序可以改变。此外，对电路故障不如链式查询方式敏感，但增加了主控线数，控制也较复杂。 独立请求方式：其特点是：响应速度快，优先次序控制灵活（通过程序改变） ，但控制线数量多，总线控制更复杂。 独立请求方式响应时间最快，链式查询对电路故障最敏感。6.存储器：是计算机系统中的记忆设备，用来存放程序和数据7.主存：与 CPU 直接交换信息，用来存放数据和程序的存储器。8.辅存：主存的后援存储器，用来存放当前暂时不用的程序和数据，不与 CPU 直接交换信息。9.CACH
4、E：为了解决 CPU 和主存速度不匹配，提高访存速度的一种存储器，它设在主存与CPU 之间，起到缓冲作用。10. 主存的技术指标：存储容量和存储速度211. CPU 访存周期与存取周期的区别：CPU 访存周期是从 CPU 一边看到的存储器工作周期，他不一定是真正的存储器工作周期；存取周期是指存储器进行连续两次独立的存储器操作所需要的最小时间间隔，是存储器速度指标之一，它反映了存储器真正的工作周期时间。12.存取周期和存取时间的区别存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的回复时间。即：存取周期 = 存取时间 + 恢复时间13.存储器带宽：单位时间内存储器存取
5、的最大信息量，是衡量数据传输率的主要技术指标。14.刷新：实质上是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程。集中刷新：在最大刷新间隔时间内，集中安排一段时间进行刷新（刷新周期2ms）分散刷新：在每个读/写周期之后插入一个刷新周期，无 CPU 访存死时间每行的刷新周期：读/写周期*2异步刷新：两者折中。刷新周期 2ms15.提高访存速度的措施： 采用高速元件和采用层次结构以外，也可调整主存的结构16.排队器确定请求源的优先级别：对易发生代码丢失的请求源，应列为最高优先级别；对严重影响 CPU 工作的请求源，给予次高优先级。17. I/O 接口是指主机与 I/O 设备之间设置
6、的一个硬件电路及其相应的软件控制。具有选址功能、传送命令功能、传送数据功能、反映 I/O 设备工作状态的功能按数据传送的控制方式可分为程序控制接口、程序中断接口和 DMA 接口18.CACHE 的基本结构：存储体、地址映射变换机构、cache 替换机构19.Cache主存地址映射：直接映射、全相联映射、组相联映射20.I/O 总线包括数据线、设备选择线、命令线和状态线。21.Cache 的写操作有写直达法和写回法两种。22.程序查询方式：由 CPU 通过程序不断查询 I/O 设备是否已做好准备，从而控制 I/O 设备与主机交换信3息。 核心问题：每时每刻需不断查询 I/O 设备是否准备就绪。为
7、了完成这种查询，通常要执行如下 3 条指令：测试指令、传送指令、转移指令23.中断的概念计算机在执行程序的过程中，当出现异常情况或特殊情况时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现行程序的间断处，继续执行原程序，这就是“中断”24. 什么条件下 I/O 设备可以向 CPU 提出提出中断请求？设备准备就绪（D=1）,且该设备未被屏蔽（MASK=0）时，CPU 的中断查询信号可将中断请求触发器置为 1（INTR=1） 。25.向量地址：中断方式中由硬件产生向量地址，可由向量地址找到入口地址26. CPU 响应中断的条件和时间 条件：允许中断触发器必须为
8、1时间：CPU 总在指令执行周期结束后，响应任何中断源的请求。中断响应后，即进入中断周期，在此周期中，CPU 自动完成一系列操作：1 保护程序断点：将断点压入堆栈2 寻找中断服务程序的入口地址：（1）硬件向量法：由硬件直接给出中断向量，设置中断类型码，CPU 据此查找中断向量表，得 到中断向量。（2）软件查询3 关中断 EINT = 0 硬件向量法：利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。向量地址表设置在存储器内，存储单元的地址为向量地址，存储单元的内容为入口地址。中断隐指令：机器指令系统中没有的指令，它是 CPU 在中断周期内由硬件自动完成的一条指令 27.中断服务程序
9、的流程：保护现场、中断服务、恢复现场和中断返回。28.单重中断和多重中断的区别区别在于“开中断”的设置时间不同，对于单重中断，开中断指令设置在最后“中断返回”之前，意味着整个中断服务处理过程中，不能再响应其他中断源的请求。对于多重中断，开中断指令提前至“保护现场”之后，意味着在保护现场后，若有级别更高的中断源请求，CPU 也可以响应，即再次中断现行服务程序，转至新的中断服务程序，这是单重中断和多重中断的主要区别。29.周期挪用：DMA 方式中由 DMA 接口向 CPU 申请占用总线，占用一个存取周期。430.DMA 方式有何特点？什么样的 I/O 设备与主机交换信息时采用 DMA 方式。由于主
10、存和 DMA 接口之间有一条数据通路，因此主存和设备交换信息时，不通过CPU，也不需要 CPU 暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作速度比程序中断方式速度高。这一特点特别适合于高速 I/O 或辅存与主存之间的信息交换。31.DMA 接口具备哪些功能?（1）向 CPU 申请 DMA 传送（2）在 CPU 允许 DMA 工作时，处理总线控制权的转交，避免因进入 DMA 工作而影响CPU 正常活动或引起总线竞争。（3）在 DMA 期间管理系统总线，控制数据传送。（4）确定数据传送的起始地址和数据长度，修正数据传送过程中的数据地址和数据长度（5）在数据块传送结束时，给出 DMA
11、操作完成的信号。32.程序中断方式和 DMA 方式的区别（5 个）（1）从数据传送看，程序中断方式靠程序传送，DMA 方式靠硬件传送（2）从 CPU 响应时间看，程序中断方式是在一条指令执行结束时响应，而 DMA 方式可在指令周期内的任一存取周期结束时响应（3）程序中断方式有处理异常事件的能力，DMA 方式没有这种能力，主要用于大批数据的传送，可提高数据吞吐量（4）程序中断方式需要中断现行程序，故需保护现场；DMA 方式不中断现行程序，无需保护（5）DMA 的优先级比程序中断方式的优先级高。33.溢出的定义：在定点机中，由于小数点的位置固定不变，故当机器处理的数不是纯小数或不是纯整数时，必须乘
12、上一个比例因子，否则会产生“溢出” ；在浮点机中，当浮点数阶码大于最大阶码时，称为上溢，此时机器停止运算，进行中断溢出处理；当浮点数阶码小于最小阶码时，称为下溢，此时溢出的数绝对值很小，通常将尾数各位强置为零，按机器零处理，此时机器可以继续运行。溢出判断(1) 一位符号位判溢出参加操作的 两个数（减法时即为被减数和“求补”以后的减数）符号相同，其结果的符号与原操作数的符号不同，即为溢出最高有效位的进位 符号位的进位 = 1 则 溢出（2）两位符号位判溢出结果的双符号位 相同 未溢出结果的双符号位 不同 溢出最高符号位 代表其 真正的符号34.小数定点机中数的表示范围是_，整数定点机中数的表是范
13、围是_35.浮点数的表示范围(阶码数值取 m 位，尾数数值取 n 位)5最大正数_和最小正数_最大负数_和最小负数_36.机器指令：由 0、1 代码组成，能被机器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由 0、1 代码组成，也能被机器直接识别。37.指令是由操作码和地址码组成的。操作码用来指明该指令所要完成的操作；地址码用来指出该指令的源操作数的地址、结果地址以及下一条指令的地址。38.指令字长取决于操作码的长度、操作数地址的长度和操作数地址的个数。39.寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，分为指令寻址和数据寻址两大类。（1）指令寻址分为
14、顺序寻址和跳跃寻址两种。 （2）数据寻址：在指令字中必须设一字段来指明属于哪种寻址方式，指令的地址码字段通常都不代表操作数的真实地址，称它为形式地址，记作 A。操作数的真实地址称为有效地址，记为 EA,它是由寻址方式和形式地址共同来确定的。（3）指令的格式为：40.基址寻址和变址寻址 的区别两者的应用场合不同，基址寻址主要用于为程序或数据分配存储空间，寄存器的内容由 OS或管理程序确定，在程序的执行过程中其值是不可变的，而指令字中的 A 是可变的。在变址寻址中，寄存器的内容是由用户设定的，在程序执行过程中其值是可变的，A 不可变。主要用于处理数组问题，可设定 A 为首地址，不断改变变址寄存器
15、IX 的内容，便可很容易形成数组中任一数据的地址，特别适合编制循环程序。41. RISC：精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。42.指令周期：CPU 每取出并执行一条指令所需的全部时间，即 CPU 完成一条指令的时间。一个完整的指令周期应包括取指、间址、执行和中断 4 个子周期。取指周期是为了取指令，间址周期是为了取有效地址，执行周期是为了取操作数，中断周期是为了保护程序断点。典型的指令执行过程分为“取指令指令译码形成地址取操作数执行指令回写结果修改指令指针” 。43.指令流水：就是改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，
16、取出下一条指令，即上一条指令的执行周期和下一条指令的取指周期同时进行。44.流水线性能：用吞吐率，加速比和效率 3 项指标来衡量45.中断判优：中断系统必须按其优先顺序予以响应，这称为中断判优。各中断源的优先顺序根据该中断源若得不到及时响应，致使机器工作出错的严重程度而操作码OP寻址特征 形式地址 A6定的。46.多重中断：即指 CPU 在处理中断的过程中，又出现了新的中断请求，此时若 CPU 暂停现行的中断处理，转去处理新的中断请求。47 . 微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。48.微操作的节拍安排1. 安排微操作时序的原则原则一 微操作的 先后顺序
17、不得 随意 更改原则二 被控对象不同 的微操作尽量安排在 一个节拍 内完成原则三 占用 时间较短 的微操作尽量 安排在 一个节拍 内完成，并允许有先后顺序2、原理题1.高速缓冲存储器（Cache）的原理：任何时刻都有一些主存块处在缓存块中。CPU 欲读取主存某字时，有两种可能：一种是所需要的字已在缓存中，即可直接访问 Cache；另一种所需要的字不在 Cache 内，此时需将该字所在的主存整个字块一次调入 Cache 中。如果主存块已调入缓存块，则称该主存块与缓存块建立了对应关系。上述第一种情况为 CPU 访问 Cache 命中，第二种不命中。由于缓存的块数 C 远小于主存的块数 M，因此，一
18、个缓存块不能唯一地、永久地只对应一个主存块，故每个缓存块需设一个标记，用来表示当前存放的是哪个主存块，该标记的内容相当于主存块的编号。CPU 读信息时，要将主存地址的高 m 位与缓存块的标记进行比较，以判断所读的信息是否已在缓存中。假设 CPU 执行某段程序时，共访问 cache 命中 20000 次，访问主存 50 次，一直 cache 的存取周期为 50ns，主存的存取周期为 200ns，求 cache主存系统的命中率、效率和平均访问时间。2.Cache 的读写操作读操作：当 CPU 发出主存地址后，首先判断该存储字是否在 Cache 中。若命中，直接访问 Cache，将该字送至 CPU；
19、若不命中，一方面要访问主存，将该字传送给 CPU，与此同时，要将该字所在的主存块装入 Cache，如果此时 Cache 已满，就要执行替换算法，腾出空位才能将新的主存块调入。3.程序查询、程序中断方式和 DMA 的接口电路。73设计题1.存储器与 CPU 的连接设计ROM:存放系统程序、标准子程序和各类常数RAM：为用户编程而设置例 1.设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ（低电平有效）作访存控制信号， WR作读写命令信号（高电平为读，低电平为写） 。现有下列存储芯片：ROM（2K 8 位，4K4 位，8K 8 位） ，RAM（1K 4 位，2K8 位，4K 8 位）
20、及 74138 译码器和其他门电路（门电路自定） 。试从上述规格中选用合适芯片，画出 CPU 和存储芯片的连接图。要求：（1）最小 4K 地址为系统程序区，409616383 地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。例 2.CPU 假设同上题，现有 8 片 8K8 位的 RAM 芯片与 CPU 相连，试回答：（1）用 74138 译码器画出 CPU 与存储芯片的连接图；（2）写出每片 RAM 的地址范围；（3）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存储芯片都有与其相同的数据，分析故障原因。（4）根据（1）的连接图，若
21、出现地址线 A13 与 CPU 断线，并搭接到高电平上，将出现什么后果？82.Cache主存地址映射：直接映射、全相联映射、组相联映射（P120 例题）1.直接映射：优点是实现简单，只需要利用主存地址的某些位直接判断，即可确定所需字块是否在缓存中。缺点是不够灵活。2.全相联映射：允许主存中每一字块映射到 cache 中任何一块位置上。优点比较灵活，命中率高，缩小了块冲突率。但是逻辑电路甚多，成本较高。3.组相联映射：是对直接映射和全相联映射的折中。3.指令格式系统的设计(P323)4.微操作的节拍安排（P396）5、运算题1.波特率：单位时间内传送二进制数据的位数，单位用 bps（位/秒）表示
22、，记作波特。比特率：单位时间内传送二进制有效数据的位数，单位 bps（位/秒） 。在异步串行传送系统中，字符格式为：1 个起始位、8 个数据位、1 个校验位、2 个终止位。若要求每秒传送 120 个字符，试求传送的波特率和比特率。2.主存中存储单元地址的分配（课本 P73）. 存储容量是指主存能存放二进制代码的总位数，即存储容量 = 存储单元个数 * 存储字长 = 2 地址线位数 * 数据线个数也可以用字节数来表示：存储容量 = 存储单元个数 * 存储字长 / 8某机字长 32 位，其存储容量是 64KB，按字编址其寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。93.
23、存储器的校验汉明码（1）按配偶原则配置 0011 的汉明码（2）写出按偶校验配置的汉明码 0101101 的纠错过程4.低位交叉编址（模 M 编址）：在改变每个模块存取周期的前提下，提高存储器的带宽。设 n 体低位交叉存储器，存取周期为 T，总线传输周期为 为实现流水线方式存取，应满足 T n；对于低位交叉编址的存储器，连续读取 n 个字所需的时间 t1 = T + (n-1);对于高位交叉编址的存储器，连续读取 n 个字所需的时间 t2 = nT;设有 4 个模块组成的四体存储器结构，每个体的存储字长为 32 位，存取周期为200ns。假设数据总线宽度为 32 位，总线传输周期为 50ns，
24、试求顺序存储和交叉存储的存储器带宽。5.定点数的运算 （1）加法与减法采用补码进行运算。连同符号位一起相加，符号位产生的进位自然丢掉 （2）原码一位乘运算（原码右移，高位添 0）（3）补码一位乘运算规则（采用双符号位）1.被乘数 x 符号位任意，乘数 y 符号为正按照原码一位乘进行运算，加和移位按照补码规则运算（补码右移，高位添 1） 2.被乘数任意，乘数为负先按原码一位乘的运算规则运算，移位也按照原码的移位规则，只需最后加上一项矫正项-x 补3.booth 算法（4）除法加减交替法106.指令流水线1.吞吐率:单位时间内流水线所完成的指令或输出结果的数量。可分为最大吞吐率和实际吞吐率。最大吞
25、吐率是指流水线在连续流动达到稳定状态后所获得的吞吐率。对于 m 段的指令流水线而言，若各段的时间均为t ，则最大吞吐率为 TpmaxTpmax = 1/ t 实际吞吐率:对于 m 段的指令流水线，若各段的时间均为 t，连续处理 n 条指令，除第一条指令需要 m * t 外，其余（n-1）条指令，每隔t 就有一个结果输出，即总共需m * t + （n-1）* t，故实际吞吐率为：Tp = n / m * t + （n-1）* t = T pmax / (1+(m-1)/n)2.加速比M 段流水线的速度与等功能非流水线的速度之比，等效的非流水线上所需的时间为T = nmt,故加速比 Sp 为Sp = nmnmt / m * t + （n-1）* t = m / (1+(m-1)/n)3.效率流水线中各功能的利用率。流水线各段处于工作时间的时空区 与 流水线中各段总的时空区 之比来衡量流水线的效率。E = Tp t例 8.1 假设指令流水线分取指（IF）,译码（） ，执行（） ，回写（）4 个过程段，共有10 条指令连续输入此流水线。（1）画出指令周期流程（2）画出非流水线时空图（3）画出流水线时空图（4）假设时钟周期为 100ns，求流水线的实际吞吐率（5）求该流水处理器的加速比11
