1、1第一章 计算机系统概论计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为 CPU（中央处理器） 。目前的 CPU 包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯诺依曼型计算机的工作原理，也是 CPU 自动工作的关键。计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。习题：4 冯诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子计算机方案，主要组
2、成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字7 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章 运算方法和运算器按 IEEE754 标准，一个浮点数由符号位 S、阶码 E、尾数 M 三个域组成。其中阶码 E 的值等于指数的真值 e 加上一个固定偏移值。数的真值变成机器码时有四种表示方法：原
3、码表示法，反码表示法，补码表示法，移码表示法。其中移码主要用于表示定点数的阶码 E，以利于比较两个指数的大小2和对阶操作。直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。1 第三章 内部存储器对存储器的要求是容量大、速度快、成本低。为了解决这三方面的矛盾，计算机采用多级存储体系结构，即 cache、主存和外存。CPU 能直接访问内存（cache、主存） ，但不能直接访问外存。存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。双端口存储器和多模块交叉存储器属于并行存储器结构。前者采用空间并行技术，后
4、者采用时间并行技术。这两种类型的存储器在科研和工程中大量使用。cache 是一种高速缓冲存储器，是为了解决 CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级 cache 体系，指令 cache 与数据 cache 分设体系。要求 cache 的命中率接近于 1。主存与 cache 的地址映射有全相联、直接、组相联三种方式。其中组相联方式是前二者折衷方案，适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。习题： 1 设有一个具有 20 位地址和 32 位字长的存储器，问： （1）该存储器能存储多少个字节的信息？（2）如果存储
5、器由 512K8 位 SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？(1) (2) (3)1 位地址作芯片选择字 节M48*20片84*251304K2 已知某 64 位机主存采用半导体存储器，其地址码为 26 位，若使用 4M8 位 DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： 3（1） 若每个内存条 16M64 位，共需几个内存条？（2）每个内存条共有多少 DRAM 芯片？ （3）主存共需多少 DRAM 芯片？CPU 如何选择各内存条？(1). 共需模块板数为 m：m= 224=4(块) (2). 每个模块板内有 DRAM 芯片数为 32 (片)
6、(3) 主存共需 DRAM 芯片为：4*32=128 (片)每个模块板有 32 片 DRAM 芯片，容量为 16M64 位，需 24 根地址线(A23A0)完成模块板内存储单元寻址。一共有 4 块模块板，采用 2 根高位地址线，通过 2：4译码器译码产生片选信号对各模块板进行选择。3 用 16K8 位的 DRAM 芯片构成 64K32 位存储器，要求： （1）画出该存储器的组成逻辑图。（2）设存储器读/写周期为 0.5us，CPU 在 1us 内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？(1)根据题意，存储总容量
7、为 64KB，故地址总线需 16 位。现使用 16K*8 位 DRAM芯片，共需 16 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片 2：4 译码器。2：4 译码器A14 A15CS3 CS2 CS0CS1D0D7A13A04(2)根据已知条件，CPU 在 1us 内至少访存一次，而整个存储器的平均读 /写周期为0.5us，如果采用集中刷新，有 64us 的死时间，肯定不行,如果采用分散刷新，则每 1us 只能访存一次，也不行,所以采用异步式刷新方式。假定 16K*1 位的 DRAM 芯片用 128*128 矩阵存储元
8、构成，刷新时只对 128 行进行异步方式刷新，则刷新间隔为 2ms/128 = 15.6us 可取刷新信号周期 15us。刷新一遍时间15us1281.92ms6 用 32K8 位的 E2 PROM 芯片组成 128K32 位的只读存储器，试问： （1）数据寄存器多少位？（2）地址寄存器多少位？ （3）共需多少个 E2 PROM 芯片？ （4）画出磁存储器组成框图。答（1）系统 16 位数据，所以数据寄存器 16 位（2）系统地址 128K2 17，所以地址寄存器 17 位 (3)共需要 8 片 组成框图如下一个组相联 cache 由 64 个行组成，每组 4 行。主存储器包含 4K 个块，每
9、块 128 个字。请表示内存地址的格式。CPU地址寄存器数据寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3 CS2 CS1 CS02:4译码器CS0CS3A16A15564 行.4 行一组,共 644=16 组,主存储器有 4k 个快,每块 128 字,212第五章 中央处理器CPU 是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等基本功能。早期的 CPU 由运算器和控制器两大部分组成。随着高密度集成电路技术的发展，当今的 CPU 芯片变成运算器、cache 和控制器三大部分，其中还包括浮点数运算器、存储管理部件等。CPU 中至
10、少要有如下六类寄存器：指令寄存器、 、地址寄存器、数据缓冲寄存器、通用寄存器、状态条件寄存器。 微程序设计技术是利用软件方法设计操作控制器的一门技术，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中得到了广泛的应用。但是随着ULSI 技术的发展和对机器速度的要求，硬连线逻辑设计思想又得到了重视。硬连线控制器的基本思想是：某一微操作信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现。不论微型机还是超级计算机，并行处理技术。并行处理技术可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：时间并行；空间并行；时间
11、并行+空间并行。流水 CPU 是以时间并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关、数据相关和控制相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。习题：8 某机有 8 条微指令 I1I8，每条微指令所包含的微命令控制信号如下表所示。6a-j 分别对应 10 种不同性质的微命令信号。假设一条微指令的控制字段仅限为 8 位，请安排微指令的控制字段指令。经分析， （d, i, j）和（e, f, h）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的 a, b, c, g
12、四个微命令信号可进行直接控制，其整个控制字段组成如下：a bc g 01d 01e i f 1 j 1 h * * * *11 已知某机采用微程序控制方式，控存容量为 51248 位。微程序可在整个程序控存中实现转移，控制微程序转移的条件共 4 个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：（1）微指令的三个字段分别应为多少位？（2）画出对应这种指令格式的微程序控制器逻辑图(1)假设判别测试字段中每一位作为一个判别标志，那么由于有 4 个转移条件，故该字段为 4 位。下地址字段为 9 位，因为控存容量为 512 单元。微命令字段则是（48-4-9） =35 位。(2)对应上述微指
13、令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的 OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为 1） ，其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。OP微 地 址 寄 存 器 地 址 转 移逻 辑控 制 存 储 器地 址 译 码 P字 段 控 制 字 段指 令 寄 存 器 IR 状 态 条 件 微 命 令 信 号712 今有 4 级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今
14、假设完成各步操作的时间依次为 100ns,100ns,80ns,50ns。请问： （1）流水线的操作周期应设计为多少？（2）若相邻两条指令发生数据相关，硬件上不采取措施，那么第二条指令要推迟多少时间进行？（3）如果在硬件设计上加以改进，至少需要推迟多少时间？(1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性 (2)遇到数据相关时，就停顿第nsi10max2 条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟 2 个时钟周期。(3)如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。第六章 总线系统总线仲裁是总线系统的核心问题之一。为了解决多个主设备
15、同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。按照总线仲裁电路的位置不同:（1）集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原则或公平原则。 （2）分布式仲裁：分布式仲裁不需要中央仲裁器，每个功能模块都有自己的仲裁号和仲裁器。总线定时是总线系统的又一核心问题之一。为了同步主方、从方的操作，必须制订定时协议，通常采用同步定时与异步定时两种方式。在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。在异步定时协议中，后一事件出现在总线上的时刻取决
16、于前一事件的出现，即建立在应答式或互锁机制基础上，不需要统一的公共时8钟信号。在异步定时中，总线周期的长度是可变的。第七章： 外围设备外围设备大体分为输入设备、输出设备、外存设备、数据通信设备、过程控制设备五大类。每一种设备，都是在它自己的设备控制器控制下进行工作，而设备控制器则通过 I/O 接口模块和主机相连，并受主机控制。硬磁盘按盘片结构分为可换盘片式、固定盘片式两种，磁头也分为可移动磁头和固定磁头两种。温彻斯特磁盘是一种采用先进技术研制的可移动磁头、固定盘片的磁盘机，组装成一个不可拆卸的机电一体化整体，防尘性能好，可靠性高，因而得到了广泛的应用，成为最有代表性的硬磁盘存储器。磁盘存储器的
17、主要技术指标有：存储密度、存储容量、平均存取时间、数据传输速率。不同的 CRT 显示标准所支持的最大分辨率和颜色数目是不同的。VESA 标准，是一个可扩展的标准，它除兼容传统的 VGA 等显示方式外，还支持 12801024 像素光栅，每像素点 24 位颜色深度，刷新频率可达 75MHz。显示适配器作为 CRT 与 CPU的接口，由刷新存储器、显示控制器、ROM BIOS 三部分组成。先进的显示控制器具有图形加速能力。习题：6 某双面磁盘，每面有 220 道，已知磁盘转速 r=4000 转/分，数据传输率为185000B/s，求磁盘总容量。7 某磁盘存储器转速为 3000 转/分，共有 4 个
18、记录面，每道记录信息 12288B，最小磁道直径为 230mm，共有 275 道。问: (1)磁盘存储器的存储容量是多少？ （2）最高位密度与最低位密度是多少？（3）磁盘数据传输率是多少？ （ 4）平均等待时间是多少？ （5）给出一个磁盘地址格式方案。解：（1） 每道记录信息容量 = 12288 字节 每个记录面信息容量 = 27512288 字节 共有 4 个记录面，所以磁盘存储器总容量为 ：4 27512288 字节 = 13516800 字节9（2） 最高位密度 D1 按最小磁道半径 R1 计算（R1 = 115mm）：D1 = 12288 字节 / 2R1 = 17 字节 / mm最低
19、位密度 D2 按最大磁道半径 R2 计算： R2 = R1 + （275 5） = 115 + 55 = 170mm D2 = 12288 字节 / 2R2 = 11.5 字节 / mm（3） 磁盘传输率 C = r N r = 3000 / 60 = 50 周 / 秒 N = 12288 字节（信道信息容量）C = r N = 50 12288 = 614400 字节 / 秒（4）平均等待时间 = 1/2r = 1 / (250) = 10 毫秒 （5）磁盘存贮器假定只有一台，所以可不考虑台号地址。有 4 个记录面，每个记录面有 275 个磁道。假定每个扇区记录 1024个字节，则需要 12
20、288 1024 字节 = 12 个扇区。由此可得如下地址格式：台 号 柱 面 (磁 道 )号 盘 面 (磁 头 )号 扇 区 号16 15 4 6 5 43 0此地址格式表示有 4 台磁盘，每台有 4 个记录面，每个记录面最多可容纳 512 个磁道，每道有 16 个扇区。10 一台活动头磁盘机的盘头组共有 20 个可用的盘面，每个盘面直径 18 英寸，可供记录部分宽 5 英寸，已知道密度为 100 道/英寸，位密度为 1000 位/英寸（最内道） ，并假定各磁道记录的信息位数相同。试问：（1）盘片组成总容量是多少兆（106）位？（2）若要求数据传输率为 1MB/s,磁盘转速每分钟应是多少转？
21、1)磁盘内径为：9 英寸-5 英寸 = 4 英寸 内层磁道周长为 英 寸4.315*.2R每道信息量 = 1000 位/英寸*31.4 英寸 = 3.14*104 位 磁盘有 100 道/英寸*5 英寸 = 500 道盘片组总容量：20*500*3.14*10 4 = 3.14*108 位 = 314 兆位(2)每转即每道含有信息量 3.14*104 位，即 3.925*103B 分 钟转转转 /1602/27/10*925.33sBsM1014 刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为 1024 768，颜色深度为 24 位，帧频（刷新速率）为 72Hz，求： （1）刷
22、新存储器的存储容量是多少？ （2）刷新存储器的带宽是多少？解：（1）因为刷新存储器所需存储容量 = 分辨率 每个像素点颜色深度=1024 768 3B 4MB（2）因为刷新所需带宽 = 分辨率 每个像素点颜色深度 刷新速度=1024 768 3B 72 / S = 165888KB / S 162MB / S4有一个 1024K32 位的存储器，由 128K8 位的 DRAM 芯片构成。问：(1) 总共需要多少 DRAM 芯片?(2) 设计此存储体组成框图。(3) 采用异步刷新方式，如单元刷新间隔不超过 8ms，则刷新信号周期是多少?解：(1)(2) 设计此存储体组成框图如下页所示。11(3)
23、CPU3:8 译码器Y1Y2Y3Y4Y5Y6Y7Y8D0-D 31A0-A 16A17-A 19如果选择一个行地址进行刷新，刷新地址为 A0-A8，因此这一行上的 2048 个存储元同时进行刷新，即在 8ms 内进行 512 个周期。刷新方式可采用：在 8ms 中进行 512次刷新操作的集中刷新方式，或按 8ms/512 = 15.5us 刷新一次的异步刷新方式。5要求用 256Kl6 位 SRAM 芯片设计 1024K32 位的存储器。SRAM 芯片有两个控制端：当 CS 有效时，该片选中。当 W/R1 时执行读操作，当 W/R=0 时执行写操作。解： 即所设计的存储器单元数为 1M，字长为
24、 32，故地址长度为 20 位（A19A0） ，所用芯片存储单元数为 256K，字长为 16 位，故占用的地址长度为 18 位（A17A0） 。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共 8 片 RAM 芯片，并使用一片 2:4 译码器。其存储器结 构如图所示。256K1612CPUY0Y1Y2Y3256k*16 RW/RW/256k*16A19A18 30CSCS0CS0CS1CS1CS2CS2CS3CS3CSD31-D16(高 16位 )D15-D0(低 16位 )A17-A16RW/8设存储器容量为 64M，字长为 64 位，模块数 m=8，分别用顺序和交叉方式进
25、行组织。存储周期 T100ns，数据总线宽度为 64 位，总线传送周期，=50ns。求：顺序存储器和交叉存储器的带宽各是多少?解：顺序存储器和交叉存储器连续读出 m = 8 个字的信息总量都是：q = 64 位*8 = 512 位顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是：t1 = mT = 8100ns = 810-7st2 = T+(m-1) = 100ns+750ns = 450 ns= 4.510-7 s顺序存储器和交叉存储器的带宽分别是：W1=q/t1=512/(810-7)=64107位/sW2=q/t2=512/(4.510-7)=113.8107 位/s10已知
26、cache 存储周期 40ns，主存存储周期 200ns，cache主存系统平均访问时间为 50ns，求 cache 的命中率是多少?解：已知 cache主存系统平均访问时间 ta=50ns，而 ta = h*tc+(1-h)*tm；所以 h*tc+tm-h*tm=50ns ,(tc-tm)*h=50-tm13h=(50-tm)/(tc-tm)=(50-200)/(40-200)=150/160=93.75%11某计算机采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中，假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等） ，
27、程序运行的时间是否相等。（1）循环程序由 6 条指令组成，重复执行 80 次。（2）循环程序由 8 条指令组成，重复执行 60 次。解：设取指周期为 T，总线传送周期为 ，指令执行时间为 t0(1)t = (T+5+6t0)*80 = 80T+400+480 t0(2) t = (T+7+8t0)*60 = 60T+420+480 t01、 所以不相等。简答题1、 冯诺依曼型计算机的基本特点是什么？答：冯诺依曼原理的基本思想是： 采用二进制形式表示数据和指令。指令由操作码和地址码组成。 将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和
28、“程序控制” （简称存储程序控制）的概念。 指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。 计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了 5 部分的基本功能。冯诺依曼型计算机的基本特点也可以用“存储程序”和“程序控制”来高度概括。2、 计算机硬件有哪些部件，各部件的作用是什么？答：计算机的硬件系统由有形的电子器件等构成的，它包括运算器、存储器、控制器、输入输出设备及总线系统组成。而总线分为数据总线、地址总线、控制总线，其结构有单总线结构、双总线结构及多总线结构。存储器（Memory）是用来存放数据和程序的部件；运算器是对信息
29、进行运算处理的部件；控制器是整个计算机的控制核心。它的主要功能是读取指令、翻译指令代码、并向计算机各部分发出控制信号，以便执行指令；输入设备能将数据和程序变换成计算机内部所能识别和接受的信息方式，并顺序地把它们送入存储器中；输出设备将计算机处理的结果以人们能接受的或其它机器能接受的形式送出。3、 什么是总线？以总线组成计算机有哪几种组成结构？答：总线（Bus）就是计算机中用于传送信息的公用通道，是为多个部件服务的一组信息传送连接线。按照总线的连接方式，计算机组成结构可以分为单总线结构、双总线结构和多总线结构等（详细内容见第 7 章） 。4、 什么是硬件、软件和固件？什么是软件和硬件的逻辑等价？
30、在什么意义上软件和硬件是不等价的？答：计算机硬件（Hardware）是指构成计算机的所有实体部件的集合，通常这些部件由电路（电子元件） 、机械等物理部件组成。计算机软件（Software ）是指能使计算机工作的程序和程序运行时所需要的数据，以及与这些程序和数据有关的文字说明和图表资料，其中文字说明和图表资料又称为文档。固件（Firmware ）是一种介于14传统的软件和硬件之间的实体，功能上类似软件，但形态上又是硬件。微程序是计算机硬件和软件相结合的重要形式。软件和硬件的逻辑等价含义：（1）任何一个由软件所完成的操作也可以直接由硬件来实现（2）任何一条由硬件所执行的指令也能用软件来完成在物理意
31、义上软件和硬件是不等价的。5、 计算机系统按程序设计语言划分为哪几个层次？答：计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成，每一级上都能创造程序设计，且得到下级的支持。6、 解释如下概念：ALU ，CPU，主机和字长。答：算术逻辑运算部件（ALU：Arithmetic Logic Unit） ，是运算器的核心组成，功能是完成算数和逻辑运算。“中央处理单元” （CPU：Central Processing Unit）包括运算器和控制器，是计算机的信息处理的中心部件。存储器、运算器和控制器在信息处理操作中起主要作用，是计算机硬
32、件的主体部分，通常被称为“主机” 。字长决定了计算机的运算精度、指令字长度、存储单元长度等，可以是 8/16/32/64/128 位（bit）等。7、 常用的计算机性能指标有哪些？答：评价计算机性能是一个复杂的问题，早期只限于字长、运算速度和存储容量 3 大指标。目前要考虑的因素有如下几个方面。(1) 主频主频很大程度上决定了计算机的运行速度，它的单位是兆赫兹(MHz)。(2) 字长字长决定了计算机的运算精度、指令字长度、存储单元长度等，可以是 8/16/32/64/128 位(bit)。(3) 运算速度衡量计算机运算速度的早期方法是每秒执行加法指令的次数，现在通常用等效速度。(4) 存储容量
33、以字为单位的计算机常以字数乘字长来表明存储容量。(5) 可靠性系统是否运行稳定非常重要，常用平均无故障时间(MTBF)衡量。(6) 可维护性系统可维护性是指系统出了故障能否尽快恢复，可用平均修复时间(MTRF)表示，它是指从故障发生到机器修复平均所需要的时间。(7) 可用性是 指 计 算 机 的 使 用 效 率 。 (8) 兼容性兼容是广泛的概念，是指设备或程序可以用于多种系统的性能。兼容使得机器的资源得以继承和发展，有利于计算机的推广和普及。8、 多媒体的含义是什么？答：多媒体技术是指能够同时获取、处理 、编辑、存储和展示两个以上不同信息类型媒体的技术。计算机信息的形式可以是文字、声音、图形
34、和图象等。9、 简单描述计算机的层次结构，说明各层次的主要特点。答：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。第 0 级为硬件组成的实体。第 1 级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。第 2 级是传统机器级。这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。15第 3 级操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。第 4 级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。第 5 级
35、是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译工作。第 6 级是应用语言级。这一级是为了使计算机满足某种用途而专门设计的，因此这一级语言就是各种面向问题的应用语言。10、 计算机系统的主要技术指标有哪些？计算机系统的主要技术指标有：机器字长、数据通路宽度、主存储器容量和运算速度等。机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。数据通路宽度是指数据总线一次所能并行传送信息的位数。主存储器容量是指主存储器所能存储的全部信息。运算速度与机器的主频、执行什么样的操作、主存储器本身的速度等许多因素有关。11、 试计算采用 3232 点阵字形的一个汉
36、字字形占多少字节？存储 6763 个 1616 点阵以及 2424 点阵字形的汉字库各需要多少存储容量？答：128B 216416B 486936B12、 海明校验码的编码规则有哪些？答：若海明码的最高位号为 m，最低位号为 1，即 m m-1 2 1，则海明码的编码规则是：（1）校验位与数据位之和为 m，每个校验位 Pi 在海明码中被分在位号 2i-1 的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。（2）海明码的每一位位码 Hi（包括数据位和校验位）由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和。13、 简述 CRC 码的纠错原理。答：
37、CRC 码是一种纠错能力较强的编码。在进行校验时，将 CRC 码多项式与生成多项式 G(X)相除，若余数为0，则表明数据正确；当余数不为 0 时，说明数据有错。只要选择适当的生成多项式 G(X)，余数与 CRC 码出错位位置的对应关系是一定的，由此可以用余数作为依据判断出错位置从而纠正错码。14、 运算器由哪几部分组成？答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件 ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器； (4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算
38、器与其它部件进行信息传送的总线以及 总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。15、 主存储器有哪些性能指标？它们的含义是什么？答：存储器的性能指标是对存储器进行设计、使用和提高时的主要依据，存储器性能指标也称为存储器参数。（1） 存储容量是指一个功能完备的存储器所能容纳的二进制信息总量，即可存储多少位二进制信息代码。（2） 存储器速度：存储器取数时间和存储器存取周期（3） 数据传输率：单位时间可写入存储器或从存储器取出信息的最大数量，称为数据传输率或称为存储器传输带宽 bM（4） 可靠性存储器的可靠性是指在规定时间内存储器无故障的情况，一般用平均无故障时间 MTBF 来衡量
39、。（5） 价格：又称成本，它是衡量主存储器经济性能的重要指标。16、 主存的基本组成有哪些部分？各部分主要的功能是什么？答：主存储器的基本组成：（1）贮存信息的存储体。一般是一个全体基本存储单元按照一定规则排列起来的存储阵列。存储体是存储16器的核心。（2）信息的寻址机构，即读出和写入信息的地址选择机构。这包括：地址寄存器（MAR）和地址译码器。地址译码器完成地址译码，地址寄存器具有地址缓冲功能。 （3）存储器数据寄存器 MDR。在数据传送中可以起数据缓冲作用。（4）写入信息所需的能源，即写入线路、写驱动器等。（5）读出所需的能源和读出放大器，即读出线路、读驱动器和读出放大器。（6）存储器控制
40、部件。包括主存时序线路、时钟脉冲线路、读逻辑控制线路，写或重写逻辑控制线路以及动态存储器的定时刷新线路等，这些线路总称为存储器控制部件。17、 静态 MOS 存储元、动态 MOS 存储元各有什么特点？答：在 MOS 半导体存储器中，根据存储信息机构的原理不同，又分为静态 MOS 存储器（SRAM）和动态MOS 存储器（DRAM），前者利用双稳态触发器来保存信息，只要不断电，信息不会丢失，后者利用 MOS 电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持。18、 什么是刷新？为什么要刷新？有哪几种常用的刷新方式？答：对动态存储器要每隔一定时间（通常是 2ms）给全部基本存储元的存储电
41、容补充一次电荷，称为 RAM 的刷新，2ms 是刷新间隔时间。由于存放信息的电荷会有泄漏，动态存储器的电荷不能象静态存储器电路那样，由电源经负载管源源不断地补充，时间一长，就会丢失信息，所以必须刷新。常用的刷新方式有两种：集中式刷新、分布式刷新。19、 简要说明提高存储器速度有哪些措施？答：高速缓冲存储器、多体交叉存储器。20、 Cache 有哪些特点？ 答：Cache 具有如下特点：(1) 位于 CPU 与主存之间，是存储器层次结构中级别最高的一级。(2) 容量比主存小，目前一般有数 KB 到数 MB。(3) 速度一般比主存快 510 倍，通常由存储速度高的双极型三极管或 SRAM 组成。(
42、4) 其容量是主存的部分副本。(5) 可用来存放指令，也可用来存放数据。(6) 快存的功能全部由硬件实现，并对程序员透明。21、 如何区别存储器和寄存器？两者是一回事的说法对吗？答：存储器和寄存器不是一回事。存储器在 CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于 CPU 的一部分，访问寄存器的速度很快。22、 存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？答：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件以及硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为
43、了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器和辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓冲和主存间称为 Cache主存存储层次（Cache 存储系统） ；主存和辅存间称为主存辅存存储层次（虚拟存储系统） 。23、 说明存储周期和存取时间的区别。答：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取周期一定大于存取时间。24、 指令格式设计的准则有哪些？答：一台计算机选择怎样的指令格式，涉及多方面因素。一般要求指令的字长要短一些，以得到时间和空间上
44、的优势。但指令也必须有足够的长度以利于增加信息量。再者，指令字长一般应是机器字符长度的整数倍以便存储系统的管理。另外，指令格式的设计还与如何选定指令中操作数地址的位数有关。25、 指令是灵活多变的，体现在哪些方面？答：指令是灵活多变的，主要体现在以下几个方面：指令格式多样；寻址方式丰富；指令类型多种；操作码位17数可随地址码个数变化而变化（扩展操作码方式） ；指令长度可变等。26、 试比较基址寻址和变址寻址的异同点。答：基址寻址方式和变址寻址方式，在形式上是类似的。但用户可使用变址寻址方式编写程序，而基址寻址方式中对于基址寄存器，用户程序无权操作和修改，由系统软件管理控制程序使用特权指令来管理
45、的。再者基址寻址方式主要用以解决程序在存储器中的定位和扩大寻址空间等问题。27、 堆栈是什么？它有什么特点？功能有哪些？答：（1）堆栈的概念 是若干个存储单元 (或寄存器) 的有序集合，它顺序地存放一组元素。 数据的存取都只能在栈顶单元内进行，即数据的进栈与出栈都只能经过栈顶单元这个“出入口”。 堆栈中的数据采用 “先进后出 ”或“后进先出”的存取工作方式。（2）堆栈结构在计算机中的作用 具有堆栈结构的机器使用零地址指令，这不仅合指令长度短，指令结构简单，机器硬件简化。 实现程序调用，子程序嵌套调用和递归调用。 对于“中断 ”技术，堆栈更是不可缺少的，保存 “断点 ”和“现场”。（3）堆栈的操
46、作设数据进栈方向为从高地址向低地址发展，当向堆栈压入数据时，SP 的内容先自动递减而指向一个新的空栈顶单元，再把数据写入此栈顶单元；当数据弹出堆栈时，立即读出 SP 所指向的栈顶单元内容，再把 SP 内容自动递增而指向新的栈顶位置。即PUSH X； (SP)-1SP(X)(SP)POP X； (SP)X(SP)+1SP28、 指令长度和机器字长有什么关系？半字长指令、单字长指令、双字长指令分别表示什么？答：指令长度与机器字长没有固定关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等
47、于两个机器字长的指令称为双字长指令。29、 计算机进行程序控制工作的基本原理是怎样的？答：程序控制原理：（1）编程；（2）送 MM（通过输入设备） ；（3）机器工作时，是按一定的序列逐条取出指令，分析指令，执行指令，并自动转到下一条指令执行，直到程序规定的任务完成；（4）程序控制由控制器承担，程序存储由存储器完成。30、 控制器的基本功能是什么？基本组成部件包括哪些？答：控制器的基本功能就是负责指令的读出，进行识别和解释，并指挥协调各功能部件执行指令。控制器的基本结构包括：指令部件、时序部件、微操作控制线路、中断控制逻辑。31、 微程序控制的基本思想是什么？答：微程序控制技术在现今计算机设计中
48、得到广泛的采用，其实质是用程序设计的思想方法来组织操作控制逻辑。32、 说明机器指令和微指令的关系。答：抽象级别不同。机器指令是由一组二进制代码组成的。微指令是具有微地址的控制字。一系列微指令的有序集合构成微程序。在微程序控制逻辑法中，机器指令由微程序实现。格式不同。机器指令包括操作码和操作数地址码字段，微指令根据编译法的不同有多种情况， 一般包括微操作信息和下地址字段。1833、 控制器有哪几种控制方式？各自有什么特点？答：控制器的控制方式可以分为 3 种：同步控制方式、异步控制方式和联合控制方式。同步控制控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作
49、脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。联合控制方式是同步控制和异步控制相结合34、 指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？答：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为：（1）取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析、取数或执行周期取出的是数据。（2）取指令或数据时地址的来源不同：指令地址来源于程序计算器；数据地址来源于地址形成部件。35、 什么是微指令和微操作？微程序和机器指令有何关系？微程序和程序之间有何关系？答：微指令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微指令和微操作是一一对
