1、YA#￥%数字电路与逻辑设计模拟题一、 选择题1、 （36.7） 10 的 8421BCD码为。 （）A、 （0110110.101） 8421BCD B、 （0011110.1110） 8421BCDC、 （00110110.0111） 8421BCD D、 （110110.111） 8421BCD 2、与（6B.2） 16相对应的二进制数为（）A、 （1101011.001） 2 B、 （01101010.01） 2C（11101011.01） 2 D、 （01100111.01） 23、在 BCD码中，属于有权码的编码是（）A、余 3码 B、循环码 C、格雷码 D、8421 码4、如图
2、1-1所示门电路，按正逻辑体制，电路实现的逻辑式 F=（）5、如果 1-2所示的波形图，其表示的逻辑关系是（）6、下列器件中，属于组合电路的有（）A、计数器和全加器 B、寄存器和比较器 C、全加器和比较器D、计数器和寄存器7、异或门 F=A B两输入端 A、B 中，A=0，则输出端 F为（）A、A B B、B C、 D、08、已知 4个组合电路的输出 F1F4 的函数式非别为：F 1=AB+ C，AF2=AB+ CD+BC，F 3= +B ，F 4=（A+ ）（ + ） ，则不会产生竞争冒险的电路是( )BA、电路 1 B、电路 2 C、电路 3 D、电路 49、边沿触发 JK触发器的特征方程
3、是（）A、 = +k B、 = +nJn1nJnkC、 =J + D、 =J +K1k10、用 n个出发器件构成计数器，可得到的最大计数长度为（ ）A、n B、2n C、n 2 D、2 n11、 （011001010010.00010110） 8421BCD所对应的十进制数为（）A、 （652.16） 10 B、 （1618.13） 10C、 （652.13） 10 D、 （1618.06） 10A、 B、CAC、 A+B+C D、 A、F=A B B、F=A+BC、F= D、F=A12、八进制数（321） 8对应的二进制数为（）A、 （011010001） 2 B、 （110011） 2C、
4、 （10110111） 2 D、 （1101011） 213、与（19） 10相对应的余 3BCD码是（）A、 （00101100） 余 3BCD B、 （01001100） 余 3BCDC、 （00110101） 余 3BCD D、 （01011010） 余 3BCD14、如图 1-3所示门电路，按正逻辑体制，电路实现的逻辑关系 F=（）A、 B、 C、A+B+C D、A CBA图 1-315、如图 1-4所示的波形图表示的逻辑关系是（）A、F= B、F=A+B C、F= D、F= BAB16、已知逻辑函数的卡诺图如图 1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）A
5、、含有存储元件 B、输出、输入间有反馈通路 C、电路输出与以前状态有关 D、全部由门电路构成18、函数 F= ，当变量取值为（） ，不会出现冒险现象。CBAA、B=C=1 B、B=C=0 C、A=1，C=0 D、A=B=019、由与非门组成的基本 RS触发器的特性方程是（）A、 B、 C、 D、101SRnn101SRnn101SRnn101SRnn20、4 个触发器构成 8421BCD码计数器，共有（）个无效状态。A、6 B、8 C、10 D、不定二、填空题1、 （67） 10所对应的二进制数为 和十六进制数为 。2、逻辑函数 F=AB+ 的对偶函数 F= A3、在数字逻辑电路中，三极管主要
6、工作在 两种稳定状态。4、如图 2-1所示电路能实现的逻辑关系是 F= 。5、CMOS 传输门组成的电路如图 2-2所示，当 C=0时，U 0= ，当 C=1时，U 0= 。6、四选一数据选择器，AB 为地址信号，I 0=I3=1，I 1=C，I2= ，当 AB=00时，输出 F= ；当 AB=10时，输C出 F= 。7、3 线8 线译码器如图 2-3所示，他所实现函数 F= 。8、时序逻辑电路一般由 和 两分组成。9、半导体存储器，根据用户对存储器进行操作分为 和 两大类。10、十进制数（56） 10转换为二进制数为 和十六进制数为 11、逻辑函数 F=A（B+C）1 的反函数 = F12、
7、由于二极管具有 特性，因此可作为开关元件使用。13、由 oc门构成的电路如图 2-4所示，F 的表达式为 14、如图 2-5所示电路中，F 的表达式为 15、八选一数据选择器电路如图 2-6所示，他所实现函数 F= 16、3 线-8 线译码器电路如图 2-7所示，它所实现函数F1= ；F 2= 。17、JK 触发器，要使 ，则输入 J=K= ；或 J= ，K= n118、 型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。 型时序电路的输出仅与电路内部的状态有关。19、RAM 由若干基本存储电路组成，每个基本存储电路可存放 。三、分析化简题1、化简函数（1）Y 1=（ C+ ）（AD+
8、BC） （代数法化简）BAC（2）Y2=AB+ +BCD+ C（卡诺图化简）BDA（3）Y 3（A、B、C、D）= +)14,2(m)10,9876,5(（ 为函数 Y的最小项和， 为任意项和） （卡诺图化简）m2、电路如图 3-1所示，分析电路逻辑功能。3、分析图 3-2所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图和时序图。4、图 3-3所示电路由 555定时器构成，它是什么电路？已知定时电阻 R=11K，要求输出脉冲宽度 tw=1秒，试计算定时电容 C的数值？ 5、图 3-4电路中 74LS290已接成异步十进制计数器， 0为最低位， 3为最高位，设计数
9、器输出高电平为 3.5v，低电平为 0v。当 3 2 1 0=0101时，求输出电压 U0的值？ 6、化简函数（1）Y 1= （代数法化简）BDACB（2）Y 2= （卡诺图化简）（3）Y 3（A、B、C、D）= ）、（）、（ 154321097531m（ 为函数 Y3的最小项和， 为任意项和） （卡诺图化简）m7、电路如图 3-5所示，分析电路逻辑功能。 （本题 8分）8、分析图 3-6所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。9、由 555定时器构成的多谐振动器如图 3-7所示，已知 R1=1K，R2=8.2K，C=0.1F。
10、试求脉冲宽度 T1，振荡频率 f和占空比 q。10、图 3-8所示电路是倒 T形电阻网络 D/A 转换器，已知 R=10K，U REF=10V。试求：（1）U 0输出范围；（2）当D3D2D1D0=0110时，U 0=？ 四、设计题1、用如下器件实现函数 Y=A B C，画出逻辑图（或阵列结构图） 。（1）与非门；（2）3 线8 线译码器（74LS138）和与非门；（3）八选一数据选择器（74LS151） ；（4）ROM 的阵列结构图。2、试用置零法将 4位同步二进制计数器 74LS161接成十三进制计数器，并画出状态转换图，可以附加必要的门电路。3、用如下器件实现函数 Y=（A B） C+
11、画出逻辑图（或阵列结构图） 。 （1）与非门；C（2）3 线-8 线译码器（74LS138）和与非门；（3）八选一数据选择器（74LS151） ；（4）ROM 的阵列结构图。4试用置零法将 4位同步二进制计数器 74LS161接成八进制计数器，并画出状态转换图，可以附加必要的门电路。数字电路与逻辑设计模拟参 考答案一、1、C 2、A 3、D 4、B 5、C 6、C 7、B 8、B 9、C 10、D11、A 12、 A 13、B 14、C 15、D16、D 17、D 18、B 19、C 20、A二、1、 （1000011） 2 ， （43） 16 2、 （A+B）（ ） B3、饱和及截止 4、
12、5、U i1，U i2 6、1， 7、m 1+m3+m4+m5+m6ACB C8、1 9、组合逻辑电路，存储电路 10、只读存储器，随机读写存储器11、 （111000） 2， （38） 16 12、 13、单向导电BA14、F=A B 15、F= = 16、 或 BABAC17、m 1+m2+m3+m7，m 3+m5+m6+m7 18、1， 19、米利，摩尔 n20、一位二值代码三、1、 （1）Y 1=ACD+ABC （2）Y 2 =AB+ + CD BDAAB CD 00 01 11 1000 1 1101 111 1 1 1 1101 1（3）Y3=B +C + DACAB CD 00
13、01 11 1000 1 101 1 11 1 110 2、（1）写出逻辑函数式F= = =ABC+ABCABC ）（ CBA=ABC+ （2）列真值表 A B C F0 0 0 1 0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1（3）由真值表可知当 ABC=000或 111时 F=1，否则 F=0所以该电路为“一致电路” 3、（1）驱动方程 01KJn10KJn（2）状态方程 nno101（3）输出方程 Z= n1（4）状态转换图 Z 1 011 1011 00 0111 1010（5）时序图 此电路是一个同步三进制加法 计数器电路可自启动
14、。 4、构成单稳态触发器t w=1.1RC C= = =0.083 10-3F=83 R1.310.F5、I =（ + + + ） Z3254.185.0U0=R FI =2（ + + + ） .321.30当 3 2 1 0=0101时U0=（ + ） 2=（3.5+0.875）=4.375V 5.86、 （1）Y 1= = =A+ =A+ BDACB CDAB（2）Y 2= A（3）Y 3=D AB CD 00 01 11 1000 1 101 1 111 AB CD 00 01 11 1000 1 101 1 111 1 1 110 1 1 110 1 7、（1）写出输出函数表达式 ）
15、（）（ BABAABAF = =B2（2）列真值表 A B F1 F20 0 0 00 1 1 01 0 1 01 1 0 1（3）由真值表可知，F 1和 AB是异或关系，相当于两个一位二进制数相加所得的本位和数；F 2是 A和 B的逻辑与，相当于两数相加的进位数，所以该电路是由两个一位二进制数相加的加法电路，又称为半加器。 8、（1）驱动方程 nD102（2）状态方程 nn1012（3）输出方程 Z= n20（4）状态转换图 该电路为一同步五进制计数器，电路可自启动 9、T1=0.7（ ）C=0.7 （1+8.2） 103 0.1 10-6=0.644ms21RT=0.7（ ）C=0.7 （
16、1+2 8.2） 103 0.1 10-6=1.218ms21f= KHZT821.008.3q= % 5.16421R10、（1）U 0= 当 D3D2D1D0=1111 时 U 0= =9.375V nREF2 1524所以输出电压范围为 09.375V （2）U 0= 3.75v 614四、1、 Y=A B C=（A + B） C=（A + B） + CCA= A + B + ABC+ C= C），（ 7421m（1）与非门 Y= =AAB（2）3 线-8 线译码器和与非门 = = 7421mY7421 7421Y（3）八选一数据选择器 I1=I2=I4=I7=1 I0=I3=I5=I6
17、=0 （4）ROM 的阵列结构图 2、 3 2 1 0 1101 1110 0000 0001 0010 00111100 01001011 01011010 1001 1000 0111 01103、 Y= （AB） =CBA）（ CBACBA=m0+m3+m5+m6= ），（ 6530m（1）与非门 Y= =CABCBA CAB（2）3 线-8 线译码器和非门 Y= = = 6530m6530 6530Y（3）八选一数据选择器 I 0=I3=I5=I6=1 I1=I2=I4=I7=0 A2 A1A000 01 11 100 I0 I1 I3 I21 I4 I5 I7 I6（4）ROM 阵列结构图 4、 3 2 1 0
