1、实验三 加法器一、 实验目的1、掌握用 SSI 器件实现全加器的方法。2、掌握用 MSI 组合逻辑器件实现全加器的方法。3、掌握集成加法器的应用。二、 实验设备及器件1、数字逻辑电路实验板 1 块2、74HC(LS)00（四二输入与非门） 1 片3、74HC(LS)86（四二输入异或门） 1 片4、74HC(LS)153（双四选一数据选择器） 1 片5、74HC(LS)283（4 位二进制全加器） 1 片6、万用表 1 块三、 实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。本实验是根
2、据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。考虑低位进位的加法称为全加。实现全加的电路，为全加器。实现三个输入变量（一位二进制数）全加运算功能的电路称为 1 位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个 1 位全加器并行相加，逐位进位的方式。实验用器件管脚介绍：1、74HC(LS)00（四二输入与非门）管脚如下图所示。2、74HC(LS)86（四二输入异或门）管脚如下图所示。3、74HC(LS)153（双四选一数据选择器）管脚如下图所示。4、 74HC(LS)283（
3、4 位 二 进 制 全 加 器 ） 管 脚 如 下 图 所 示 。四、 实验内容与步骤1、用门电路实现全加器（基本命题）参照表达式 ， ，其中 为本位和，iiii CBAS iiii BAC)(1 iS为低位向本位的进位， 为本位向高位进位，设计用与非门 74HC(LS)00 及异或门iC1i74HC(LS)86 实现 1 位全加器的实验电路图，搭接电路，用 LED 显示其输出，并记录结果在下表中。1.1 电路图1.2 实验结果2、用数选器实现全加器输出 Sn（基本命题）参照和实验内容与步骤 1 完全相同的逻辑功能，设计用与非门 74HC(LS)00 和数选器74HC(LS)153 实现 1
4、位全加器输出 Sn 的实验电路图，搭接电路，用 LED 显示其输出，观察电路的逻辑功能是否与设计功能一致。电路图输 入 输 出An Bn Cn-1 Sn 进位输出 Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 03、用全加器实现代码转换电路（扩展命题） （这实验没做，电路图和结果都没有验证）设计用全加器 74HC(LS)283 实现 8421 码到余三码转换的实验电路图，搭接电路，用 LED显示其输出，并记录结果在下表中。你输 入 输 出D C B A Y3 Y2 Y1 Y00 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 1 00 1 0 0 0 1 1 10 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 01 0 0 0 1 0 1 11 0 0 1 1 1 0 0
