1、第 1章习题及解答1.1 将下列二进制数转换为等值的十进制数。（1） （11011） 2 （2） （10010111） 2（3） （1101101） 2 （4） （11111111） 2（5） （0.1001） 2 （6） （0.0111） 2（7） （11.001） 2 （8） （101011.11001） 2题 1.1 解：（1） （11011） 2 =（27） 10 （2） （10010111） 2 =（151） 10（3） （1101101） 2=（109） 10 （4） （11111111） 2 =（255） 10（5） （0.1001） 2 =（0.5625） 10 （6） （0.
2、0111） 2 =（0.4375） 10（7） （11.001） 2 =（3.125） 10 （8） （101011.11001） 2 =（43.78125）101.3 将下列二进制数转换为等值的十六进制数和八进制数。（1） （1010111） 2 （2） （110111011） 2（3） （10110.011010） 2 （4） （101100.110011） 2题 1.3 解：（1） （1010111） 2 =（57） 16 =（127） 8（2） （110011010） 2 =（19A） 16 =（632） 8（3） （10110.111010） 2 =（16.E8） 16 =（26.7
3、2） 8（4） （101100.01100001） 2 =（2C.61） 16 =（54.302） 81.5 将下列十进制数表示为 8421BCD码。（1） （43） 10 （2） （95.12） 10（3） （67.58） 10 （4） （932.1） 10题 1.5 解：（1） （43） 10 =（01000011） 8421BCD （2） （95.12） 10 =（10010101.00010010） 8421BCD（3） （67.58） 10 =（01100111.01011000） 8421BCD （4） （932.1） 10 =（100100110010.0001） 8421BCD
4、1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。（1） +13 （2）9 （3）+3 （4）8题 1.7解：（1） +13 =（01101） 2 （2）9 =（10111） 2（3） +3 =（00011） 2 （4）8 =（11000） 21.9 用真值表证明下列各式相等。（1） BAB（2） C（3）（4） ABA题 1.9解：（1） 证明 BAAB0 0 0 00 1 1 11 0 1 11 1 1 1（2） 证明 ACBAACB0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 01 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 0（
5、3） 证明 CBAACBA0 0 0 1 10 0 1 0 00 1 0 1 10 1 1 0 01 0 0 0 01 0 1 0 01 1 0 1 11 1 1 0 0（4） 证明 CABACAB0 0 0 1 10 0 1 0 00 1 0 1 10 1 1 0 01 0 0 1 11 0 1 1 11 1 0 0 01 1 1 0 01.11 用逻辑代数公式将下列逻辑函数化成最简与或表达式。（1） DCABAF（2） （3） （4） DCBAF（5） （6） 题 1.11解：（1） BCADBCAF（2） （3） （4） DCBAADCBF（5） （6） 或 CAB1.13 用卡诺图将下
6、列逻辑函数化成最简与或表达式。（1） 且DCABAF 0B（2） 且 不能同时为 0或同时为 1C,（3） 4,27653, dm（4） ,9318,0BAF（5） 15,DC（6） 20,95,3dm题 1.13解：（1） 且CABAFDBDB（2） 且 不能同时为 0或同时为 1C,F（3） 4,27,653, dmBA（4） 1,093,1,80,DCFBA（5） ,542, dm或DFCADF（6） 13,01,985,3,CBA1.15将下列逻辑函数化简为或非或非式。（1） CBAF（2） CA（3） DBACF（4） 13,09,82),(mBA题 1.15解：（1） CF或BAB
7、 BACBF（2） CCF（3） 10,98,mDBA（4） 3,2),(CFDBA第 2章习题及解答2.1判断图 P2.1所示电路中各三极管的工作状态，并求出基极和集电极的电流及电压。+ 6 V+ 1 2 V+ 6 V1 k3 k5 0 k3 0 k( a )( b ) = 5 0= 2 0图 P2.1题 2.1 解：(a)三极管为放大状态；设 有：VCES3.0mAIB16.5076 mAIC3.5016.V. 7(b)三极管为饱和状态；VB7.0VCES3.0mAI1.36mAI9162.3试画出图 P2.3中各门电路的输出波形，输入 A、B 的波形如图中所示。;根据逻辑表达式可画出电路
8、图（图略） 。3.9 设计一个组合逻辑电路，该电路有三个输入信号 ABC，三个输出信号 XYZ,输入和输出信号均代表一个三位的二进制数。电路完成如下功能：当输入信号的数值为 0，1，2，3 时，输出是一个比输入大 1的数值；当输入信号的数值为 4，5，6，7 时，输出是一个比输入小 1的数值。题 3.9 解：根据题意可列写真值表为：A B C X Y Z0 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0 01 0 0 0 1 11 0 1 1 0 01 1 0 1 0 11 1 1 1 1 0写出逻辑表达式为：ACBXBYCZ根据逻辑表达式可画出电路图（图略）
9、 。3.11 试用与非门设计一个组合电路，该电路的输入 X及输出 Y均为三位二进制数，要求：当 0X3 时，Y=X；当 4X6 时，Y=X+1，且 X6。题 3.11 解：因为 X和 Y均为三位二进制数，所以设 X为 ， Y为 ，其中012x012y和 为高位。根据题意可以列写真值表如下：2xy2x10x2y10y0 0 0 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 11 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 X X X化简后得到 分别为02yxy0210xy因为要用与非门电路实现，所以将 写成与非与非式：012y2xy021
10、01x0220 xxy根据逻辑表达式可画出电路图（图略） 。3.13 设 A和 B分别为一个 2位二进制数，试用门电路设计一个可以实现 Y=AB的算术运算电路。题 3.13 解：根据题意设 A=a1a0;B=b1b0;Y=y3y2y1y0,列出真值表为a1 a0 b1 b0 y3 y2 y1 y0 a1 a0 b1 b0 y3 y2 y1 y00 0 0 0 0 0 0 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 1 0 0 1 0 0 1 00 0 1 0 0 0 0 0 1 0 1 0 0 1 0 00 0 1 1 0 0 0 0 1 0 1 1 0 1 1 00 1
11、 0 0 0 0 0 0 1 1 0 0 0 0 0 00 1 0 1 0 0 0 1 1 1 0 1 0 0 1 10 1 1 0 0 0 1 0 1 1 1 0 0 1 1 00 1 1 1 0 0 1 1 1 1 1 1 1 0 0 1分别求出 y3,y2,y1,y0的表达式为：013bay201101y0ba根据逻辑表达式可画出电路图（图略） 。3.15 判断逻辑函数 ，当输入变量 按CBADBAFABCD变化时，是否存在静态功能冒险。01,1,10题 3.15 解：画出逻辑函数 的卡诺图如图所示：F1 0A BC D0 00 11 10 0 0 1 1 1 1 0111111111（
12、1）可以看出当输入变量 从 0110变化到 1100时会经历两条途径，即ABCD0110 1110 1100 和 0110 0100 1100，由于变化前、后稳态输出相同，都为1，而且对应中间状态的输出也为 1，故此变化不存在静态功能冒险。（2）同理从 1111到 1010经历的两条途径 1111 1110 1010存在 1冒险；而 11111011 1010不存在静态功能冒险。（3）从 0011到 0110经历的两条途径 0011 0010 0110和 0011 0111 0110，都会产生 0冒险。第 4章习题及解答4.1 用门电路设计一个 4线2 线二进制优先编码器。编码器输入为 ， 优
13、3210A3先级最高， 优先级最低，输入信号低电平有效。输出为 ，反码输出。电路要0A10Y求加一 G 输出端，以指示最低优先级信号 输入有效。0A题 4.1 解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路图如图题解 4.1所示。由真值表可知 。3210GA( a )0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 00000 00000000000 000000000 10 100011
14、111010110000103A2YG真值表1& Y3A21&1A0&1G00 0 0 1 1 1 1 00 010 00 1111 00000 0 0 011011 13A2132YA0 0 0 1 1 1 1 00 000 00 11 11 0 0010 0 0 01110 0 03A2132Y( b ) 求输出表达式( c ) 编码器电路图图 题解 4 . 14.3 试用 3线8 线译码器 74138扩展为 5线32 线译码器。译码器 74138逻辑符号如图4.16（a）所示。题 4.3 解：5 线32 线译码器电路如图题解 4.3所示。&11E N01234567B I N / O C
15、 TE NY0&G1G2 AG2 B42101234567B I N / O C TE N&G1G2 AG2 B42101234567B I N / O C TE N&G1G2 AG2 B42101234567B I N / O C TE N&G1G2 AG2 B421A0A1A2A3A4Y7Y8Y1 5Y1 6Y2 3Y2 4Y3 1图 题解 4 . 34.5写出图 P4.5所示电路输出 和 的最简逻辑表达式。译码器 74138功能表如表 4.61F2所示。&01234567B I N / O C TE N&CBA421&F1F217 4 1 3 8图 P 4 . 5题 4.5 解：由题图可
16、得： 12(,)(0,26)137FCBAmA4.7 试用一片 4线16 线译码器 74154和与非门设计能将 8421BCD码转换为格雷码的代码转换器。译码器 74154的逻辑符号如图 4.17所示。解：设 4 位二进制码为 ，4 位格雷码为 。根据两码之间的关系可得：3210B3210R3210345678910234512313210 12690140(,)(8),(,)(2,10), 9,RmBmmB则将译码器 74154 使能端均接低电平，码输入端从高位到低位分别接 ，根320B、 、 、据上述表达式，在译码器后加 3 个 8 输入端与非门，可得 可直接输出。210R、 、 ，（图略
17、）4.9试用 8选 1数据选择器 74151实现下列逻辑函数。74151 逻辑符号如图 4.37（a）所示。 (,)(2,457)FABCm 06M (,)() FABCDACDBAC (,)(0,2356,789)(105)md:题 4.9 解：如将 按高低位顺序分别连接到数据选择器 74151的地址码输入端，将ABC、 、数据选择器的输出作为函数值 。则对各题，数据选择器的数据输入端信号分别为：（注F意，数据选择器的选通控制端 必须接有效电平，图略）ST 013624570, 1DD 6713 0236457, 514263,1,0DDD 0234567、14.11图 P4.11为 4线-
18、2 线优先编码器逻辑符号，其功能见图 4.3（a）真值表。试用两个4线-2 线优先编码器、两个 2选 1数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的 8线-3 线优先编码器。1234HPRI/BCD123X210 1A0EO图 P 4 . 1 1题 4.11 解：由图 4.3（a）真值表可见，当编码器无信号输入时， ，因此可以利用1的状态来判断扩展电路中哪一个芯片有编码信号输入。所设计电路如图题解 4.11所EO示，由电路可见，当高位编码器（2）的 时，表示高位编码器（2）有编码信号输0EO入，故选通数据选择器的 0通道，将高位编码器（2）的码送到 端；当高位编码器10Y（2
19、）的 时，表示高位编码器（2）无编码信号输入，而低位编码器（1）有可能有编码信号输入，也可能无编码信号输入，则将低位编码器（1）的码送到 端（当无10Y编码信号输入输入时， ） 。编码器输出的最高位码，由高位编码器（2）的 信10Y EO号取反获得。由电路可见， 表示无编码信号输入。EO1234H P R I / B C D123X2X1X0XE O1234H P R I / B C D127X6X5X4XE O（ 1 ）（ 2 ）M U XM U X1100AA1 2Y0Y& EO图 题解 4 . 1 14.13 试用一片 3线8 线译码器 74138和两个与非门实现一位全加器。译码器 74
20、138功能表如表 4.6所示。题 4.13 解：全加器的输出逻辑表达式为：111(,)()()(,247)iiiiiiiiSABCABCABCm(3,56)iiiiii式中， 为两本位加数， 为低位向本位的进位， 为本位和， 为本位向高位的i、 1i iSiC进位。根据表达式，所设计电路如图题解 4.13所示。&01234567B I N / O C TE N&Ci - 1BiAi421&Si17 4 1 3 8图 题解 4 . 1 3Ci4.15 写出图 P4.15所示电路的输出最小项之和表达式。M U X010123G03F ( a , b , c , d )dc111ab1F ASC O
21、C l=图 P 4 . 1 5题 4.15 解： ()()SabCIabIabO0()()D123COD(,)(1,569,0214)Fabcdm4.17 试完善图 4.47 所示电路设计，使电路输出为带符号的二进制原码。题 4.17 解：由于加减器的输入均为二进制正数，所以，当 电路作加法时，输出一定为1S正，这时图 4.47 中的 表示进位。当 时，电路作减法运算，电路实现 功能。4C0S 2()PQ由例 4.15 分析可知，当 时， ，电路输出 即为原码；当2()PQ41C4321Y时， ，应将电路输出 取码，使其成为原码。设电路符号位为 ，2()0PQ432Y F进位位为 ，可写出 和
22、 的表达式为 ， 。当 时，须对 取码。5ZF5Y4FS54F4321Y所设计电路如图题解 4.17所示。SC OC I1234AB12341234M U XE NG 1017 4 1 5 71111Q1Q2Q3Q4P1P2P3P47 4 8 3Y1Y2Y3Y4C0C4图 题解 4 . 1 7 C OC I1234AB123412347 4 8 3Z1= 1= 1= 1= 1&1&1Z2Z3Z4Z5F*4.19 试用两片 4位二进制加法器 7483和门电路设计一个 8421BCD码减法器，要求电路输出为带符号的二进制原码。7483 的逻辑符号如图 4.46(b)所示。 （提示：BCD 码减法和
23、二进制减法类似，也是用补码相加的方法实现，但这里的补码应是 10 的补，而不是 2 的补。求补电路可用门电路实现）题 4.19 解：（解题思路）首先利用两片 4位二进制加法器 7483和门电路设计一个 BCD码加法器（见例 4.16） 。由于用加法器实现减法运算，须对输入的减数取 10的补，另外，还须根据 BCD码加法器的进位信号的状态来决定是否对 BCD码加法器输出信号进行取补。所设计的电路框如图题解 4.19所示。图中，A 为被减数，B 为减数，Y 为差的原码，G 为符号位。com10s 为求 10 的补码电路，该电路可根据 10 的补码定义，通过列真值表，求逻辑表达式，然后用门电路或中规
24、模组合电路（如译码器）实现。bcdsum 为 BCD 码加法器，可利用例 4.16 结果，也可自行设计。selcom10s 为判断求补电路，当 bcdsum 输出进位信号C 为 1 时，表示结果为正， ；当 C 为 0 时，表示结果为负， Y 应是 S 的 10 的补码，YS利用 com10s 电路和数据选择器，很容易完成该电路设计。 （电路详解略）c o m 1 0 sb c d s u m s e l c o m 1 0 sABSC44 444Y图 题解 4 . 1 91G4.23 试用一片双 4 选 1 数据选择器 74HC4539 和一片 3 线-8 线译码器 74138 构成一个 3
25、 位并行数码比较器。要求：电路输入为两个 3 位二进制数，输出为 1 位，当输入两数相同时，输出为 0，不同时输出为 1。数据选择器 74HC4539 功能表见图 4.34(b)所示，译码器 74138 功能表如表 4.6 所示。题 4.23 解：首先将双 4 选 1 数据选择器 74HC4539 连接成 8 选 1 数据选择器，如图 4.36 所示。8 选 1 数据选择器和 3 线-8 线译码器 74138 构成的并行数码比较器如图题解 4.23 所示。图中， 和 为两个需比较的二进制数，A 被加到数据选择器的地址20A210B输入端，B 被加到译码器的输入端，容易看出，当 时，数据选择器的
26、输210210AB出 ；当 时， 。F210210F图 题解 4 . 2 3M U X012G0701234567E NY01234567B I N / O C TE N&42110 2A10F4.25 试用一片 4位数值比较器 74HC85构成一个数值范围指示器，其输入变量 ABCD 为8421BCD码，用以表示一位十进制数 X。当 X 5时，该指示器输出为 1。否则输出为0。74HC85 功能表如表 4.15所示。题 4.25 解：该题最简单的解法是利用 4位数值比较器 74HC85将输入的 8421BCD码与 4比较，电路图如图题解 4.25 所示。图 题解 4 . 2 5 C O M
27、P0123AB0123A BA = BA BA = BA BA = BA B A BA = BA B A BA = BA B A B010A = B A BA BA B3x03y0 3z0图 题解 4 . 2 73x0 3y03z0& & & & & & 1&0f1f2f3f4f5f6f7f4.29 试用两片 74HC382ALU 芯片连成 8 位减法器电路。74HC382 的逻辑符号和功能表如图 4.65 所示。题 4.29 解：两片 74HC382ALU 芯片连成 8 位减法器电路如图题解 4.29 所示。图中ALU（ 1）为低位芯片， ALU（2）为高位芯片，要实现减法运算，选择码 必须
28、为210S001，低位芯片的 CN输入必须为 0。图 题解 4 . 2 9 A L U（ 1 ）0123AB0123A0A1A2A3B0B1B2B3012SCN0123FCN + 4O V RF0F1F2F3A L U（ 2 ）0123AB0123A3A5A6A7B4B5B6B7012SCN0123FCN + 4O V RF4F5F6F7CN + 4O V R1100习题5.1 请根据图 P5.1 所示的状态表画出相应的状态图，其中 X 为外部输入信号，Z 为外部输出信号，A 、B 、C 、D 是时序电路的四种状态。ABCDD / 1D / 1D / 1B / 1Qn + 1/ ZQnXB /
29、 0C / 0A / 0C / 00 1ABCDD / 0C / 0B / 0B / 1Qn + 1/ ZQnXB / 0B / 0C / 0C / 00 1图 P5.1 图 P5.2题 5.1 解： 1/0 1/0 1/0 1/0 0/1 0/1 0/1 0/1 A B C D 图 题解 5.15.3 在图5.4所示RS锁存器中，已知S和R端的波形如图P5.3所示，试画出Q和 对应的输出Q波形。RS图 P5.3题 5.3 解：图 题解 5.35.5 在图5.10所示的门控D锁存器中，已知 C和D端的波形如图P5.5所示，试画出Q和 对应Q的输出波形。图 P5.5题 5.5 解：图 题解 5.
30、55.7 已知主从 RS 触发器的逻辑符号和 CLK、S、R 端的波形如图 P5.7 所示，试画出 Q 端对应的波形（设触发器的初始状态为 0） 。C 1QQSRC L K1 R1 S( a )C L KSR( b )QQ图 P5.7题 5.7 解：C L KSRQ图 题解 5.75.9 图 P5.9 为由两个门控 RS 锁存器构成的某种主从结构触发器，试分析该触发器逻辑功能，要求：（1）列出特性表； （2）写出特性方程；（3）画出状态转换图；（4）画出状态转换图。图 题解 5.9题 5.9 解：（1）特性表为： CLKX Y Qn Qn+1 0 00 00 10 11 01 01 11 10
31、1010101Qn01001110（2） 特性方程为： 1nnQXY（3） 状态转换图为：0 1X = 1Y = X = 0Y = X = Y = 1X = Y = 0图 题解 5.9（3）（4）该电路是一个下降边沿有效的主从 JK 触发器。5.11 在图 P5.11（a）中，FF 1和 FF2均为负边沿型触发器，试根据 P5.11（b）所示 CLK和 X 信号波形，画出 Q1、Q 2的波形（设 FF1、FF 2 的初始状态均为 0） 。1D QQQ2C11JC1QQ1KQ1X(a)X(b)C L KC L KF F1F F2图 P5.11题 5.11 解： C L KXQ1Q2图 题解 5.
32、115.13 试画出图 P5.13 所示电路在连续三个 CLK 信号作用下 Q1及 Q2端的输出波形（设各触发器的初始状态均为 0） 。1 JC 1C L KQQ1 KQ11 JC 1QQ1 KQ21F F1F F2图 P5.13题 5.13 解：Q1Q2C L K图 题解 5.135.15 试用边沿 D 触发器构成边沿 T 触发器。题 5.15 解：D 触发器的特性方程为： Dn1T 触发器的特性方程为： nQ所以， nQ5.17 请分析图 P5.17 所示的电路，要求： （1）写出各触发器的驱动方程和输出方程； （2）写出各触发器的状态方程；（3）列出状态表；（4）画出状态转换图。&QQ
33、1 K&QQ11&ZXC L KF F01 K1 J 1 JF F1图 P5.17题 5.17 解：（1） 驱动方程为：；01nJXQ01；K输出方程为： 1nZ（2） 各触发器的状态方程分别为：； 100nnX101nnXQ（3） 状态表为：X Q1n Q0n Q1n+1 Q0n+1 Z0 0 0 0 0 00 0 1 0 0 00 1 0 0 0 00 1 1 0 0 01 0 0 0 1 01 0 1 1 0 01 1 0 1 0 11 1 1 1 0 1（4）状态转换图为：X / ZQ1Q00 0 0 11 01 11 / 00 / 00 / 00 / 00 / 01 / 01 / 1
34、1 / 1图 题解 5.17（4）5.19 请分析图 P5.19 所示的电路，要求：（1）写出各触发器的驱动方程；（2）写出各触发器的状态方程；（3）列出状态表；（4）画出状态转换图(要求画成 Q3Q2Q1)。QQQQQQ1CLK1J 1JC11K1J1K& &1KC1 C1F F1F F2F F3图 P5.19题 5.19 解：（1） 驱动方程为：；1J；nQ32nK12；13（2） 各触发器的状态方程分别为：； n1；n12232；QQ3（3） 状态表为：Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+10 0 0 0 0 1 0 0 1 0 1 00 1 0 0 1 10 1 1 1 0 01 0 0 1 0 11 0 1 0 0 01 1 0 1 1 11 1 1 0 0 0（4）状态转换图为： 001321Q0101101010图 题解 5.19（4）5.21 下图是某时序电路的状态图，该电路是由两个 D 触发器 FF1和 FF0组成的，试求出这两个触发器的输入信号 D1和 D0的表达式。图中 A 为输入变量。
