计算机组成原理试题库(含答案) -.doc

1、计算机组成原理试题一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。 ）1.为了缩短指令中某个地址段的位数，有效的方法是采取（C） 。A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址2.某计算机字长是 16 位它的存储容量是 64KB,按字编址,它们寻址范围是（C ） 。A64K B32KB C 32K D 16KB3.某一 RAM 芯片其容量为 512*8 位,除电源和接地端外该芯片引线的最少数目是（C ） 。 A. 21 B. 17 C. 19 D.204.指令系统中采用不同寻址方式的目的主要是( C )。A.实现存储程序和程序控制 B.可以

2、直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中，操作数处在( B )。A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈6.RISC 是( A )的简称。A.精简指令系统计算机 B.大规模集成电路C.复杂指令计算机 D.超大规模集成电路7CPU 响应中断的时间是 _ C _。A中断源提出请求； B取指周期结束； C执行周期结束；D间址周期结束。8常用的虚拟存储器寻址系统由_A_两级存储器组成。A主存辅存；BCache主存；CCache辅存；D主存硬盘。9DMA 访问主存时，让 CPU 处于等待状态，等 DMA

3、的一批数据访问结束后，CPU 再恢复工作，这种情况称作_A_。A停止 CPU 访问主存；B周期挪用；CDMA 与 CPU 交替访问；DDMA。10浮点数的表示范围和精度取决于_C_ 。A阶码的位数和尾数的机器数形式； B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数； D阶码的机器数形式和尾数的机器数形式。11中断向量可提供_C_ 。A被选中设备的地址； B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。12加法器采用先行进位的目的是_C_ 。A优化加法器的结构；B节省器材；C加速传递进位信号；D增强加法器结构。13在独立请求方式下，若有 N 个设备，则_B_ 。A有一

4、个总线请求信号和一个总线响应信号； B有 N 个总线请求信号和 N 个总线响应信号；C有一个总线请求信号和 N 个总线响应信号；D 有 N 个总线请求信号和一个总线响应信号。14主存和 CPU 之间增加高速缓冲存储器的目的是_A_。A解决 CPU 和主存之间的速度匹配问题；B 扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量。15在计数器定时查询方式下，若计数从 0 开始，则_A_。A设备号小的优先级高；B每个设备使用总线的机会相等；C设备号大的优先级高。16Cache 的地址映象中，若主存中的任一块均可映射到 Cache 内的任一块的位置上，称作 B 。A直接映象；B全相联映

5、象；C组相联映象。17直接寻址的无条件转移指令功能是将指令中的地址码送入 A_。APC； B地址寄存器；C累加器；D ACC。18响应中断请求的条件是_B_。A外设提出中断； B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时。 DCPU 提出中断。19主机与设备传送数据时，采用_A_ ，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D 通道。20一个节拍信号的宽度是指_C_。A指令周期； B机器周期； C时钟周期； D存储周期。二、填空题（共 20 分，每空 1 分）1在 DMA 方式中，CPU 和 DMA 控制器通常采用三种方法来分时使用主存，它们是

6、停止 CPU 访问主、周期挪用和 DMA 和 CPU 交替访问主存。2设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2127(1-223 )，最小正数为 2129 ，最大负数为 2128 (-21 -223 )，最小负数为-2 127 。3、虚拟存储器中常用的存储管理方式有 _页式虚拟存储_，_段式虚拟存储_，_段页式虚拟存储_。4在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是 T1 = 60nsT 2 = 50nsT 3 = 90nsT 4 = 80ns。则加法器流水线

7、的时钟周期至少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns 。5. 系统总线按传输信息的不同分为地址总线、_数据 _、_控制_三大类。 6. 半导体 SRAM 靠_触发器_存储信息，半导体 DRAM 靠_电容_存储信息。 7. 动态 RAM 的刷新方式通常有_、_、_集中 分散 异步三种。8. CPU 能直接访问 cache_ 和主存_ ，但不能直接访问磁盘和光盘。二、判断题（判断下列各题的正误。对的打“” ，错的打“” 。每题 1 分，计 10 分） 1、存储单元是存放一个二进制信息的存贮元。2、主程序运行时何时转向为外设服务的中断服务程序是预

8、先安排好的。3、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。4、引入虚拟存储系统的目的是提高存储速度。5、方式进行外设与主机交换信息时，不需要向主机发出中断请求。6、CPU 以外的设备都称外部设备。7、奇偶校验可以纠正代码中出现的错误。8、用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。9、CPU 访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。10、一个更高级的中断请求一定可以中断另一个中断处理程序的执行。四、名词解释（每题 2 分，共 10 分） 1、存储程序的工作方式：将计算机需进行的工作事先编写成程序，存入计算机

9、中，运行程序时计算机自动进行工作。2、高速缓冲存储器：介于 CPU 与主存之间，速度较快、容量较小、价格较贵的存储器，引入 CACHE 的目的是提高存储系统的速度。3、程序中断的工作方式：在 CPU 运行主程序时，接受到非预期的中断请求，CPU 暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。4、系统总线：连接机器内部各大部件的信息公共通道。5、微程序：用于解释机器指令的若干条微指令的有序集合。6、 （磁盘的）数据传输率：单位时间传送的二进制信息的字节数。7、DMA 方式：单位时间传送的二进制信息的字节数。8、随机存取方式：一定的硬件和一定的软件组成的有机整体。五、简答题（每小

10、题 5 分，共 30 分）1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么?答：软件与硬件的逻辑功能是等效的，但性能不相同。2、什么是运算器？它的主要由哪几个功能部件组成？答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。3、与 RAM 相比 ROM 有何特点？答：ROM 掉电后信息不会丢失，但其中的信息只能读不能随便写。4、与程序中断控制方式相比 DMA 控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。5、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器

11、中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。6、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。7、中断接口一般包含哪些基本组成？简要说明它们的作用。 答： 地址译码。选取接口中有关寄存器，也就是选择了 I/O 设备；命令字 /状态字寄存器。供 CPU 输出控制命令，调回接口与设备的状态信息；数据缓存。提供数据缓冲，实现速度匹配；控制逻辑。如中断控制逻辑、与设备特性相关的控制逻

12、辑等。8、加快中央处理器与主存之间传输信息的措施有哪些？六、综合题1、设 X=26/32，Y=-15/32,采用二进制变形补码计算X+Y 补 =? 并讨论计算结果。解： 设 X=26/32，Y=-15/32,采用二进制变形补码计算X+Y补 =? 并讨论计算结果。解:X=0.11010 Y= - 0.01111 X+Y补 =0.010111 无溢出 2、00110011，10011110，求？ ？解: 00010010101111113、设有一个具有 12 位地址和 4 位字长的存储器，问：（1）该存储器能存储多少字节信息？（2）如果存储器由 1K1 位 RAM 芯片组成.需要多少片?（3）需要

13、地址多少位作为芯片选择? （4）试画出该存储器的结构图。解：设有一个具有 12 位地址和 4 位字长的存储器，（1）该存储器能存储 2K 字节信息。（2）如果存储器由 1K1 位 RAM 芯片组成.需要 16 片。（3）需要地址 2 位作为芯片选择。（4） （图略）4. 某机字长 16 位，内存总容量为 256KW，其中 ROM 占地址范围为 00000HOFFFFH，其余地址空间为 RAM。请用如下存贮芯片为该机设计一个存储器：(1) ROM、RAM 的容量各为多少？(2) 该主存的地址线、数据线各为多少根？(3) 用容量为 32K*16 的 ROM 芯片和 64K*16 的 RAM 芯片构

14、成该存储器，需要 RAM和 ROM 芯片各几片？(4) 画出存储器结构及其与 CPU 连接的逻辑框图解：(1) ROM 64K RAM 192K (2) 数据线有 16 根，地址线有 18 根。 (3) 需 ROM 2 片 ，需 RAM 3 片。 (4) （图略） 5什么是 CPU？CPU 主要由哪些寄存器级的部件组成？CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。IR、PSW、GR、ALU 、PC 等。（图略）6 画出单总线 CPU 内部框图（寄存器级），拟出加法指令 ADD R1，（R2）的读取与执行流程。源寻址方式采用寄存器间址方式。解: 计算机组成原理试题（一）一

15、、选择题（共 20 分，每题 1 分）1零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D累加器。2_可区分存储单元中存放的是指令还是数据。A存储器；B运算器；C控制器；D用户。3所谓三总线结构的计算机是指_。A地址线、数据线和控制线三组传输线。BI/O 总线、主存总统和 DMA 总线三组传输线；CI/O 总线、主存总线和系统总线三组传输线；D设备总线、主存总线和控制总线三组传输线 。4某计算机字长是 32 位，它的存储容量是 256KB，按字编址，它的寻址范围是_。A128K；B64K；C64KB；D128KB。5主机与设备传送数据时，

16、采用_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D通道。6在整数定点机中，下述第_种说法是正确的。A原码和反码不能表示 -1，补码可以表示 -1；B三种机器数均可表示 -1；C三种机器数均可表示 -1，且三种机器数的表示范围相同；D三种机器数均不可表示 -1。7变址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量） ；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D以上都不对。8向量中断是_。A外设提出中断；B由硬件形成中断服务程序入口地址；C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对。9一个节拍信号的宽

17、度是指_。A指令周期；B机器周期；C时钟周期；D存储周期。10将微程序存储在 EPROM 中的控制器是_控制器。A静态微程序；B毫微程序；C动态微程序；D微程序。11隐指令是指_。A操作数隐含在操作码中的指令；B在一个机器周期里完成全部操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。12当用一个 16 位的二进制数表示浮点数时，下列方案中第_种最好。A阶码取 4 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） ；B阶码取 5 位（含阶符 1 位） ，尾数取 11 位（含数符 1 位） ；C阶码取 8 位（含阶符 1 位） ，尾数取 8 位（含数符 1 位） ；D阶码取

18、6 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） 。13DMA 方式_。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向 CPU 请求中断处理数据传送；D内无中断机制。14在中断周期中，由_将允许中断触发器置“0” 。A关中断指令；B机器指令；C开中断指令；D中断隐指令。15在单总线结构的 CPU 中，连接在总线上的多个部件_。A某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；D可以有多个同

19、时向总线发送数据，但可以有一个同时从总线接收数据。16三种集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个 16K8 位的存储器，其地址线和数据线的总和是_。A48；B46；C17；D2218在间址周期中，_。A所有指令的间址操作都是相同的；B凡是存储器间接寻址的指令，它们的操作都是相同的；C对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；D以上都不对。19下述说法中_是正确的。AEPROM 是可改写的，因而也是随机存储器的一种；BEPROM 是可改写的，但它不能用作为随机存储器用；CEPROM 只能改写一次，故不能作为随

20、机存储器用；DEPROM 是可改写的，但它能用作为随机存储器用。20打印机的分类方法很多，若按能否打印汉字来区分，可分为_。A并行式打印机和串行式打印机；B击打式打印机和非击打式打印机；C点阵式打印机和活字式打印机；D激光打印机和喷墨打印机。二、填空（共 20 分，每空 1 分）1设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则 32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 ，最小正数为，最大负数为 ，最小负数为 。2指令寻址的基本方式有两种，一种是 寻址方式，其指令地址由 给出，另一种是 寻址方式，其指令地址由 给出。3在一个有四个过程

21、段的浮点加法器流水线中，假设四个过程段的时间分别是 T1 = 60nsT 2 = 50nsT 3 = 90nsT 4 = 80ns。则加法器流水线的时钟周期至少为 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 。4一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 。尾数右移 1位，阶码 。5存储器由 m（m1，2，4，8）个模块组成，每个模块有自己的 和寄存器，若存储器采用 编址，存储器带宽可增加到原来的 _倍。6按序写出多重中断的中断服务程序包括 、 、 、 和中断返回几部分。三、名词解释(共 10 分，每题 2 分)1微操作命令和微操作 2快速缓冲存储器 3基址寻址

22、 4流水线中的多发技术 5指令字长 四、计算题（5 分）设机器数字长为 8 位（含 1 位符号位） ，设 A ，B ，计算A B补 ，并还原649321成真值。五、简答题（共 20 分）1异步通信与同步通信的主要区别是什么，说明通信双方如何联络。 （4 分）2为什么外围设备要通过接口与 CPU 相连？接口有哪些功能？（6 分）六、问答题（共 15 分）1设 CPU 中各部件及其相互连接关系如下图所示。图中 W 是写控制标志，R 是读控制标志，R 1 和 R2 是暂存器。 （8 分）WRM A RR2R1A C CM D RP CI R微操作命令形成部件A L U存储器内部总线 B u sC P

23、 U（1）假设要求在取指周期由 ALU 完成 (PC) + 1PC 的操作（即 ALU 可以对它的一个源操作数完成加 1 的运算） 。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。（2）写出指令 ADD # （#为立即寻址特征，隐含的操作数在 ACC 中）在执行阶段所需的微操作命令及节拍安排。2DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA 工作过程的流程图（不包括预处理和后处理）七、设计题（10 分）设 CPU 共有 16 根地址线，8 根数据线，并用 作访存控制信号（低电平有效） ，MREQ用 作读写控制信号（高电平为读，低电平为写） 。现有下列芯片及

24、各种门电路（门电路WR自定） ，如图所示。画出 CPU 与存储器的连接图，要求：（1）存储芯片地址空间分配为：最大 4K 地址空间为系统程序区，相邻的 4K 地址空间为系统程序工作区，最小 16K 地址空间为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。7 4 1 3 8 译码器DnD0R A M : 1 K 4 位2 K 8 位8 K 8 位1 6 K 1 位4 K 4 位R O M : 2 K 8 位8 K 8 位3 2 K 8 位G12BCBA7Y60A k A 0DnD0WECSR A MA m A 0CSR O MP D / P r o g r 2GB7Y0

25、G1， ， 为控制端C , B , A 为变量控制端 为输出端（1）主存地址空间分配：6000H67FFH 为系统程序区；6800H6BFFH 为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。计算机组成原理试题答案（一）一、选择题（共 20 分，每题 1 分）1C 2C 3B 4B 5A 6B 7C8C 9C 10A 11D 12B 13B 14D15B 16A 17D 18C 19B 20C二、填空（共 20 分，每空 1 分）1AA2 127(1-223 ) B 2129 C2 128 (-21 -223 ) D-2 1272A 顺序 B程序计数

26、器 C跳跃 D 指令本身3A90ns B 280ns4AA增加 B加 15A地址 B数据 C模 m Dm6A保护现场 B开中断 C设备服务 D恢复现场三、名词解释(共 10 分，每题 2 分)1微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。2快速缓冲存储器答：快速缓冲存储器是为了提高访存速度，在 CPU 和主存之间增设的高速存储器，它对用户是透明的。只要将 CPU 最近期需用的信息从主存调入缓存，这样 CPU 每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。3基址寻址答：基址寻址有效地址等于形式地址加上基址寄存器的内容。4流水

27、线中的多发技术答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。5指令字长答：指令字长是指机器指令中二进制代码的总位数。四、 （共 5 分）计算题 答：A+B 补 1.1011110， A+B （-17/64 ）A-B补 1.1000110， A-B （35/64）五、简答题（共 20 分）1 （4 分）答：同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三

28、种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。2 （6 分，每写出一种给 1 分，最多 6 分）答：外围设备要通过接口与 CPU 相连的原因主要有：（1）一台机器通常配有多台外设，它们各自有其设备号（地址） ，通过接口可实现对设备的选择。（2）I/O 设备种类繁多，速度不一，与 CPU 速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。（3）I/O 设备可能串行传送数据，而 CPU 一般并行传送，通过接口可实现数据串并格式转换。（4）I/O 设备的入/出电平可能与 CPU 的入/出电平不同，通过接

29、口可实现电平转换。（5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。（6）I/O 设备需将其工作状况（ “忙” 、 “就绪” 、 “错误” 、 “中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供 CPU 查询。可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换） 。4 （5 分）答：（1） 根据 IR 和 MDR 均为 16 位，且采用单字长指令，得出指令字长 16 位。根据105 种操作，取操作码 7 位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器

30、，因此取 2 位寻址特征，能反映四种寻址方式。最后得指令格式为：7 2 7OP M AD其中 OP 操作码，可完成 105 种操作；M 寻址特征，可反映四种寻址方式；AD 形式地址。这种格式指令可直接寻址 27 = 128，一次间址的寻址范围是 216 = 65536。（2） 双字长指令格式如下：7 2 7OP M AD1AD2其中 OP、M 的含义同上；AD1AD 2 为 23 位形式地址。这种格式指令可直接寻址的范围为 223 = 8M。（3） 容量为 8MB 的存储器，MDR 为 16 位，即对应 4M16 位的存储器。可采用双字长指令，直接访问 4M 存储空间，此时 MAR 取 22

31、位；也可采用单字长指令，但 RX和 RB 取 22 位，用变址或基址寻址访问 4M 存储空间。六、 （共 15 分）问答题1 （8 分）答：（1）由于 (PC) + 1PC 需由 ALU 完成，因此 PC 的值可作为 ALU 的一个源操作数，靠控制 ALU 做 1 运算得到 (PC) + 1，结果送至与 ALU 输出端相连的 R2，然后再送至PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0 PCMAR ，1RT1 M(MAR)MDR ，(PC) + 1R 2T2 MDRIR，OP(IR)微操作命令形成部件T3 R2PC（2）立即寻址的加法指令执行周期的微操作命

32、令及节拍安排如下：T0 Ad(IR)R 1 ；立即数R 1T1 (R1) + (ACC)R 2 ；ACC 通过总线送 ALUT2 R2ACC ；结果ACC2 （7 分）答：DMA 接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和 DMA 控制逻辑等组成。在数据交换过程中，DMA 接口的功能有：（1）向 CPU 提出总线请求信号；（2）当 CPU 发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针） ；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断 DMA 传送是否结束；（6）发 DMA 结

33、束信号，向 CPU 申请程序中断，报告一组数据传送完毕。 DMA 工作过程流程如图所示。发 送 主 存 地 址传 送 一 个 字测 试 传 送是 否 结 束 ？DMA结 束是 否 修 改 地 址 指 针和 字 计 数 器DMA请 求DMA响 应七、设计题（共 10 分） 答： （1）主存地址空间分配。 （2 分）A15 A11 A7 A0最大 4K 2K8 位 ROM 2 片0001 111相邻 4K 4K4 位 RAM 2 片0最小 16K 8K8 位 RAM 2 片（2）根11110 000据主存地址空间分配最大 4K 地址空间为系统程序区，选用 2 片 2K8 位 ROM 芯片；（1 分

34、）相邻的 4K 地址空间为系统程序工作区，选用 2 片 4K4 位 RAM 芯片；（1 分）最小 16K 地址空间为用户程序区，选用 2 片 8K8 位 RAM 芯片。 （1 分）（3）存储芯片的片选逻辑图（5 分）R A MG12BCBAR A MR A M8 K 8 位 8 K 8 位 4 K 4 位R A M4 K 4 位0Y1+ 5 VR O M2 K 8 位R O M2 K 8 位硬盘容量通常以 GB 表示，其中G=B._。4. RISC 的中文含义是 A._,CISC 的中文含义是 B._。5. 主存储器的性能指标主要是存储容量、A._、B._和 C._。6. 由于存储器芯片的容量

35、有限，所以往往需要在 A._和 B._两方面进行扩充才能满足实际需求。7. 指令寻址的基本方式有两种，A._方式和 B._方式。8. 存储器和 CPU 连接时，要完成 A._的连接；B._的连接和 C._的连接，方能正常工作。9. 操作控制器的功能是根据指令操作码和 A._，产生各种操作控制信号，从而完成 B._和执行指令的控制。三. 简答题（每题 5 分，共 20 分）1. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。2. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？3. 简要描述外设进行 DMA 操作的过程及 DMA 方式的主要优点。4

36、. 在寄存器寄存器型，寄存器存储器型和存储器存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？（1） 应用题（每题 5 分，共 40 分）1. 求十进制数-113 的原码表示，反码表示，补码表示和移码表示（用 8 位二进制表示，并设最高位为符号位，真值为 7 位） 。2. 某机指令格式如图所示：OP X D15 10 9 8 7 0图中 X 为寻址特征位，且 X=0 时，不变址；X=1 时，用变址寄存器 X1进行变址；X=2 时，用变址寄存器 X2进行变址；X=3 时，相对寻址。设（PC）=1234H， （X 1）=0037H,(X2)=1122H，请确定下列指令的有

37、效地址（均用十六进制表示，H 表示十六进制）(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H3. 将十进制数 354 转换成二进制数、八进制数、十六进制数和 BCD 数。 4. 浮点数格式如下：1 位阶符，6 位阶码，1 位数符，8 位尾数，请写出浮点数所能表示的范围（只考虑正数值） 。5. 现有一 64K2 位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。6. 异步通信方式传送 ASCII 码，数据位 8 位，奇校验 1 位，停止位 1 位。计算当波特率为 4800 时，字符传送的速

38、率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？7. 已知某 8 位机的主存采用半导体存储器，地址码为 18 位，采用 4K4 位的 SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：（1） 若每个模块条为 32K8 位，共需几个模块条？（2） 每个模块条内有多少片 RAM 芯片?（3） 主存共需多少 RAM 芯片？CPU 需使用几根地址线来选择各模块？使用何种译码器？8. 画出中断处理过程流程图。计算机组成原理试题（四）答案一. 选择题：1.C 2.C 3.B 4.A 5.D 6.C 7.B 8.B 9.B 10.A 11.A 12.B 13.C 14.B 15.

39、A 16.A 17.B 18.C 19.C 20C二. 填空题：1. A.系统软件 B.应用软件 C.系统软件2. A.4 B.73. A.210 B.2304.A.精简指令系统计算机 B.复杂指令系统计算机5.A.存取时间 B.存储周期 C.存储器带宽6.A.字向 B.位向7.A.顺序寻址方式 B.跳跃寻址方式8.A.地址线 B.数据线 C.控制线9.A.时序信号 B.取指令三. 简答题：1. 时间上讲，取指令事件发生在“取指周期” ，取数据事件发生在“执行周期” 。从空间上讲，从内存读出的指令流流向控制器（指令寄存器） 。从内存读出的数据流流向运算器（通用寄存器） 。2. 指令周期是完成一

40、条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为 CPU 周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间） 。时钟周期是时钟频率的倒数，也可称为节拍脉冲或 T 周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。3. (1)外设发出 DMA 请求；（2）CPU 响应请求，DMA 控制器从 CPU 接管总线的控制；（3）由 DMA 控制器执行数据传送操作；（4）向 CPU 报告 DMA 操作结束。主要优点是数据数据速度快4. 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因

41、为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。四. 应用题1. 原码 11110001反码 10001110补码 10001111移码 000011112.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H3.（1） （354 ） 10=（162.A） 16 （2） （354 ） 10=（101100010.1010） 2 （3） （354 ） 10=（542.5） 8（4） （354 ） 10=（001101010100.011000100101） BCD 4. 最小值 2-1111110.000

42、00001最大值 21111110.111111115. 设地址线 x 根，数据线 y 根，则2xy=64K2若 y=1 x=17y=2 x=16 y=4 x=15y=8 x=14因此，当数据线为 1 或 2 时，引脚之和为 18共有 2 种解答6. 每个字符格式包含十个位，因此字符传送速率4800 波特/10=480 字符/秒每个数据位时间长度 T=1/4800=0.208ms数据位传送速率 8480=3840 位/秒7. (2188）/（32k 8）=8，故需 8 个模块(32k8）/（4k 4）=16，故需 16 片芯片共需 816=128 片芯片为了选择各模块，需使用 3:8 译码器即 3 根地址线选择模条。