1、哈尔滨理工大学自动化学院电子科学中心数字电子技术实验课讲稿2实验一 TTL 逻辑门电路功能测试一、通过本次实验大家应该了解如下情况：1、集成电路的种类。目前广泛使用的为 TTL 门电路和 CMOS 门电路。（1） TTL 门电路TTL 门电路它是由双极型数字集成电路是由三极管和二极管等组成。我们现在使用的是 74LS 系列的，这种片子功耗小，速度方面比较快。74 系列的门电路有很多种，如最开始有 74H、74S 等，它们在工作中都存在功耗和速度的问题，这在课堂上老师都给大家讲过了，那么还有其他 TTL 电路系列的如 54、54H、54S 、54LS 它与 74 系列的结构和性能等参数是完全相同
2、的，所不同的是 54 系列比 74 系列的工作温度范围更宽，电流允许的工作范围也更大。要注意在不同系列的 TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能，外形尺寸，引脚排列则完全相同。（2） CMOS 门电路（3） TTL 与 CMOS 的比较CMOS 电路中没有电阻，集成度高，静态功耗小，噪声容限可通过提高电源电压来实现。但 TTL 们经济耐用。2、如何使用集成电路。（1） 集成电路的类型一般分为扁平式和双列直插式。扁平式的集成度高，管教个数多，缺点是手工不易焊接。双列直插式集成度低，但便于修理。3、数字实验中经常使用的仪器。（1） 数字实验箱实验箱中有芯片区，开关区，数码指
3、示去，电流区，元件区。注意：电流的调整、芯片插放的位置、不要随便拔插芯片、要先接线后给电源。（2） 示波器在做计数器、555 定时器实验中使用。（3） 万用表890D 型号，3.5 位的。4、数字实验中应注意的问题。（1） 首先每次课前要预习。（2） 上课前要点名。（3） 不能随便串位子。（4） 不能随便搬动实验室的仪器。二、实验内容：1、实验目的：（1） 熟悉 TTL 组成的各种门电路的逻辑功能及测试方法。（2） 熟悉万用表的使用方法。2、实验设备：（1） SACDS4 数字逻辑实验箱（2） 数字万用表（3） 器件：74LS20 双四输入与非门 74LS02 四二输入或非门 374LS51
4、双 2-3 输入与或非门 74LS86 四二输入异或门74LS00 四二输入与或门 3、实验步骤：（1） 、与非门逻辑功能测试用 74LS20 双四输入与非门进行实验。按图 1 接线测试，按表 1 要求用开关改变输入端 A、B、C 、D 的状态，借助指示灯和万用表，把测试结果填入表 1 中，写出输出逻辑表达式。图 1表 1输 入A B C D 输出电压（v） 输出逻辑状态0 0 0 0 3.25 10 0 0 1 3.25 10 0 1 0 3.25 10 0 1 1 3.25 10 1 0 0 3.25 10 1 0 1 3.25 10 1 1 0 3.25 10 1 1 1 3.25 11
5、 0 0 0 3.25 11 0 0 1 3.25 11 0 1 0 3.25 11 0 1 1 3.25 11 1 0 0 3.25 11 1 0 1 3.25 11 1 1 0 3.25 11 1 1 1 3.25 0四个输入端，每一输入端有两种输入状态，2 4=16，即共有 16 种状态，按 8421 码顺序填写与非门，只要输入端任意一端有“低”电平输入，输出就是“高”电平。只有输入端全是“1”输入，输出才是“0” 。接线时注意输入信号接实验箱上的 K0K15 任意一个，输出信号接实验箱上的4L0L15 任意一个。 （2） 、或非门逻辑功能测试用 74LS02 二输入四或非门进行实验。按
6、图 2 接线测试，按表 2 要求用开关改变输入量 A、B 的状态，借助指示灯和万用表观测各相应输出端 F 的状态，并将结果填入表2 中。图 2表 2输入A B输出电压（V） 输出逻辑状态0 0 3.25 10 1 0 01 0 0 01 1 0 0从实验结果可见只要输入端有“1”输出就为“0” ，只有当输入端全为“0”输出才为“1”。（3） 、与或非门逻辑功能测试用 74LS51 双 2-3 输入与或非门进行实验。按图 3 接线测试，按表 3 要求开关改变输入端 A、B、C 、D 的状态，借助指示灯和万用表观测各对应输出端 F 的状态，把测试结果填入表 3 中。图 35表 3输入A B C D
7、 输出电压（V） 输出逻辑状态0 0 0 0 3.25 10 0 0 1 3.25 10 0 1 0 3.25 10 0 1 1 0 00 1 0 0 3.25 10 1 0 1 3.25 10 1 1 0 3.25 10 1 1 1 0 01 0 0 0 3.25 11 0 0 1 3.25 11 0 1 0 3.25 11 0 1 1 0 01 1 0 0 0 01 1 0 1 0 01 1 1 0 0 01 1 1 1 0 0只有当其中一个“与”输入端同时为“1”是输出端才为“0” 。同时为“1”即与的输入端的输入信号都为“1”时。（4） 、异或门逻辑功能测试图 4用 74LS86 二输
8、入四异或门进行实验。按图 4 接线测试，按表 4 要求用开关改变输入量 A、B 的状态，借助指示灯和万用表观测各相应输出端 F 的状态，并将结果填入表 4中。表 4输入A B 输出电压（v） 输出逻辑状态0 0 0 00 1 3.25 11 0 3.25 11 1 0 0由实验结果可知只有两个输入信号不相同时，输出为“1” ，两个输入信号相同时，输出为“0” 。6（5） 、利用 74LS00 与非门实现“与电路” 、 “或电路” 、 “或非电路”、 “异或电路” ，画出逻辑图并在实验仪上加以验证。利用 TTL 门多余端可以悬空，悬空相当高电平。CMOS门不可以悬空，悬空相当于不定状态，所以多余
9、端要接高电平。1）组成与门 Z=AB=2)组成或门 Z=A+B=3)组成或非门 Z=4)组成异或门 Z=五、实验要求（1） 、由实验得出与非们只要有一输入端为低电平则输出就为高电平，所有输入端为高电平时输出就为低电平。不用的输入端悬空为高电平或为了防止干扰可接 2.7V 电平。如果与非们的一个输入端接连续脉冲，其他输入端接高电平则允许输出高电平。输出和输入有一个门的延迟时间，输出与输入反相。7（2） 、或非门只要有一输入端为高电平则输出就为低电平。（3） 、异或门输入端相同时输出为低电平，不同时为高电平。（4）只有当其余为高电平脉冲才能通过。只要有一端为低电平，脉冲就不能通过，这是输出为“1”
10、 。（5）把一个输入端固定为“1” ，那么输出就等于另一个输入的反。8实验二 组合逻辑电路分析一、 数字电路分成两大类：一类叫组合逻辑电路，另一类叫时序逻辑电路。组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。二、 组合逻辑电路的分析方法分析一个给定的逻辑电路，就是要通过分析接出电路的逻辑功能来。通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，最后得到表示输入与输出关系的逻辑函数式。然后用公式法或卡诺图化简法将得到的函数式化简或变换最简表达式。三、 加法器两个二进制数之间的算术运算无论是加、减、乘、除，目前在计算机多是化作若干步加法运算进行的。因此，加法器是
11、构成算术运算器的基本单元。1、半加器没有来自低位的进位将两个一位二进制数相加，称为半加器。表达式： 和 S= B+A 向高位进位 C0=ABAB2、全加器将两个多位二进制数相加时，除了最低位外，每位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位 3 个数相加，称为全加器。表达式： 和 S=A B C 向高位进位 Cn=An-1Bn-1+(An-1 Bn-1)Cn-1四、实验目的：1、掌握组合逻辑电路的分析方法2、验证半加器、全加器逻辑功能。五、实验设备及器件：1、实验设备：（1）SAC -DS4 数字逻辑实验箱 1 个（2）万用表 1 块2、器件： 74LS00 四二输入与非门
12、 3 片六、实验内容与步骤：1、分析半加器的逻辑功能（1）用两片 74LS00 ，按图 1 接线。（2）写出该电路的逻辑表达式，列真值表。（3）按表 1 的要求改变 A、B 的输入状态，观测相应的 S、C 的值填入表中（4）比较表 1 与理论分析列出的真值表，验证半加器的逻辑功能。表 1输入 输出A B S C0 0 0 00 1 1 01 0 1 01 1 0 19图 1分析几点的表达式：P10= P6= =ABAB ABP11= = + =AB+ =A+ P8= = + =AB+ =B+BAS= =A B C=AB)()(AB2、全加器的逻辑功能（1） 用三片 74LS00 ，按图 2 接
13、线。 （2）分析该线路，写出 Sn 、Cn 的逻辑表达式，列出其真值表。（3）按表利用开关改变 An、Bn、Cn-1 的输入状态，借助指示灯或万用表观测Sn、Cn 的值填入表 2 中。（4）将表 2 的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。图 2表 2输入 输出An Bn Cn-1 Sn Cn0 0 0 0 00 0 1 1 0100 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1列输入状态时在输入为一种情况下，要考虑低进位端的不同种情况，如An=0,Bn=0,Cn-1=“0”或 “1”。七、实验要求：1、将各组合逻辑
14、电路的观测结果认真填入表格中。2、分析各组合逻辑电路的逻辑功能。3、学会用与非门设计半加器、全加器。4、 独立操作，交出完整的实验报告。11实验三 集成触发器功能测试一、实验目的：1、掌握 D 触发器和 J-K 触发器的逻辑功能及触发方式。2、熟悉现态和次态的概念及两种触发器的次态方程。二、实验内容：1、74LS74 D 触发器逻辑功能测试2、74LS112 J-K 触发器逻辑功能测试。三、实验用设备仪器及材料：1、实验设备：SACDS4 数字逻辑实验箱 1 个万用表 1 块2、器件：74LS74 双 D 触发器 1 片 74LS112 双 J-K 触发器 1 片四、 实验原理：首先讲一下触发
15、器：在数字电路中不但需要对二值信号进行算术运算和逻辑运算，还经常需要将这些信号和运算结果保存起来，因此，需要使用具有记忆功能的基本逻辑单元。我们把能够存储一位二值信号的基本单元电路称做触发器。为了实现记忆一位二值信号的功能，触发器必须具备以下几点：1、具有两个能自行保持的稳定状态。2、根据不同的输入信号可以置 1 或 0 状态。3、在输入信号消失后，能将得到的新状态保存下来。五、实验内容：1、74LS74D 触发器逻辑功能测试特性方程 Qn+1=D 上升沿触发，即 CP 脉冲上升时刻触发器按照特性方程的规定转化状态。74LS74 中有二个触发单元。（1）直接置位（ D）端复位 ( D)端功能测
16、试SR按图 1 接线， 利用开关，借助指示灯或万用表观测，并将结果记入表 1 中。图 1表 1CP D DSDRQ 状态 状态12 1 10 0 1 1 01 0 1 10 1 1 0 01 1 1 0 0 0 不定 不定这时在不考虑 CP、D 的状态下，D 触发器的变化主要由异步输入端 D、 D 来控制，RSD =0 时复位， D =0 时置位。RS（2）D 与 CP 端功能测试从 CP 段输入单个脉冲，按表 2 利用开关改变各端状态。将测试结果记入表 2 中。表 2Qn+1DDRDSCP Qn=0 Qn=11 1 01 0 001 1 10 0 11 1 01 1 11 1 110 0 1
17、当 D 与 CP 的关系有效时，必须在 D D=1 时。从上面做的结果来看， D 、 D 与SRSRD、CP 的关系是非常重要的。2、74LS112 J-K 触发器逻辑功能测试。特性方程 Qn+1= n+ nJK下降沿触发有效，当 D = D =1 时，电路在 CP 下降沿瞬间，按照特性方程SRQn+1= n+ n 的规定，由现态转换到次态。J（1）按图 2 接线，分别对直接置位（ D）端复位 ( D)端功能和翻转功能进行测试，并将数据记入表 3 中。13图 2表 3 CP J K DRDSQ 状态 状态 10 1 1 0 01 1 1 0 1 10 0 1 1 01 0 1 0 0 不定 不
18、定这时的直接置位与复位就按最基本的 RS 触发器去做。（2） 翻转功能测试。在 CP 端加单脉冲，按表 4 借助指示灯或万用表观测输出状态记入表中。表 4Qn+1 J KDSDRCPQn=0 Qn=101 0 10 0 1 110 0 101 0 10 1 1 110 0 001 0 11 0 1 110 1 11 1 1 1 01 0 11410 1 0六、 实验要求：（一）D 触发器：CP 上升沿触发器，异步输入端 D D=1 时，Q n+1=D。 D =0 时复位， D =0SRRS时置位。约束条件 D = D =0。RS（二）JK 触发器1、CP 下降沿触发器当 D = D =1 时，
19、Q n+1= n+ nSJQK2、 当异步输入端工作时，J、K、Qn 和 CP 均无效，若 D D=01，则 Q=0SRD D=10，则 Q=1D D=00，是不允许的，约束条件 RD SD=0 （三）实验箱上要注意的问题：（1） K0K15 时电平信号用做触发信号是叫电平触发。（2） 是脉冲信号，用做触发信号叫脉冲触发。（3） 二者之间的速度不一样。15实验四 计数器一、 实验目的：1、掌握用触发器和门电路设计异步计数器的方法。2、掌握异步计数器的工作原理及输出波形。3、熟悉中规模集成电路计数器的逻辑功能、使用方法及应用。4、了解译码和显示器件的作用。二、实验内容：在前面几个实验中我们是以组
20、合逻辑电路为主，即任一时刻的输入信号仅仅取决于当时的输入信号，这是组合逻辑电路的共同特点。三、实验用设备仪器及材料：1、设备：SAC- DS4 数字逻辑电路试验箱 1 个示波器 1 台万用表 1 块2、器件：74LS112 双 JK 触发器 1 片74LS11 三输入与门 1 片四、实验原理：在前面积个实验中我们是以组合逻辑电路为主：任一时刻的输出信号仅仅取决于当时的输入信号，这是组合逻辑电路的共同特点。在这一实验开始我们所要讨论的电路将是：任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来的状态。或者说还与以前的输入有关。把具备这种逻辑功能特点的电路叫做时序逻辑电路。时序逻辑电
21、路的功能可以用输出方程，状态方程和驱动方程来描述，这里不详谈。在数字电路系统中使用最多的时序电路是计数器了。计数器的作用、用途：对时钟脉冲计数，用于定时、分频、产生节拍脉冲以及进行数字运算。计数器的种类：1、 按触发器翻转的先后次序分类：同步式和异步式。同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的，而在异步计数器中触发器则不是同时翻转的。2、 按计数器中的数字的增减分类：加法和减法。随着计数脉冲的不断输入而做递增计数的叫加法计数器，进行递减计数的叫减法计数器。五、实验方法及步骤：1、 用 2 片 74LS112 和 1 片 74LS11 按图接线，A、B 接开关电平输出，CP 接单脉
22、冲，输出端接指示灯和译码器显示。162、利用 Rd 端清零，然后由 CP 端输入 10 个计数脉冲，观察 Qd 、Qc、Qb、Qa 的显示结果记录表中。二进制数RD SD CPQD QC QB QA十进制数0 1 0 0 0 0 0 01 1 1 0 0 0 1 11 1 2 0 0 1 0 21 1 3 0 0 1 1 31 1 4 0 1 0 0 41 1 5 0 1 0 1 51 1 6 0 1 1 0 61 1 7 0 1 1 1 71 1 8 1 0 0 0 81 1 9 1 0 0 1 91 1 10 1 1 0 0 103、将 CP 端由单脉冲改接连续脉冲，频率调为 100KHz
23、 左右，用示波器观察 Qd 、Qc 、Qb、 Qa 各输出波形并记录下来。从上面的结果可见：1、在产生进位的情况下，必须低位触发器翻转后高一位才开始翻转，所以这种电路属异步计数器。2、若 CP 的频率为 f0 则 QAQBQCQD 输出的频率将依次为 0 0 0 和 0，针对计数f214f8f16器的这种分功能也把它叫做分频器。每经过一级触发器输出脉冲的频率波二分频。3、该计数器为四位二十进制计数器。六、实验要求： 1、用示波器观察波形与实验数据画出波形进行分析。2、用实验结果和理论值进行比较。17实验五 555 集成定时器一、 实验目的：1、熟悉 555 定时器的工作原理及逻辑功能2、学习定
24、时器的应用二、实验内容：555 定时器是由比较器 C1 和 C2，基本 RS 触发器和三极管 T1 三部分组成，这是一种多用途的集成电路，利用它能方便地接成施密特触发器，单稳态触发器和振荡器。三、实验用设备仪器及材料：1、实验设备：SACDS4 数字逻辑电路实验箱 1 个示波器 1 台2、器件：555 集成定时器 1 片电阻 33K、100K 各 1 只电位计 100K 1 只电容 0.01uf、0.02uf 各 1 只四、实验原理：555 定时器是一种多用途的单片集成电路，利用它能很方便的结成施密特触发器，单稳态触发器和多谐振荡器。由于使用灵活、方便，因而 555 定时器在波形的产生和变换、
25、测量与控制、家用电器，电子玩具等许多领域中都得到应用。双极型产品型号最后的三位数码是 555，所有 CMOS 产品型号最后的四位数码都是7555。而且它们的逻辑功能与外部引线排列完全相同。五、实验方法及步骤：1、用作单稳态触发器首先要知道单稳态电路的工作特点：第一，它有稳态和暂稳态，两个不同的工作状态；第二，在外界触发脉冲作用下，能自动返回稳态；第三，暂稳态维持时间的长短取决于电路本身的参数与触发脉冲无关。（1）按图 1 接线图 1为了提高比较器参考电压 VR1 和 VR2 的稳定性，通常在 Vc 端（7 脚）接 0.01F 的滤波电容。R 、C 构成充放电回路。（2）在 Vi 端输入 F=1
26、00KHz 的方波信号用示波器观察 Vi 和 Vo 波形，测出脉冲宽度，与理论值进行比较。18Tw=1.1RC，一般为几微秒到几分钟。2、用作多谐振荡器（1）按图 2 接好线图 2（2）用示波器观察 3 脚和 6 脚的波形（3）将 100K 电位器先调到最大位置，然后逐步减小阻值，观察输出 V0 波形变化情况。19输出脉冲的占空比为 q= T1=R1C1ln2 T2=R2C1ln221RT=T1+T2=(R1+R2)Cln2六、实验要求：1、理论值与实验观察的区别。2、单稳态改变 C 之后电路发生了哪些变化。Vcc 向 R、C1 充电，充到 Vc= Vcc 时 Vc 变为 0，于是触发器置 0。3
