1、第二次实验课 反相器(下)2.3 分析如下电路上面的电路用两种方式实现了反相器。左图只使用了 NMOS，右图则使用了CMOS（NMOS 和 PMOS） 。 F=-0.3V。试完成：1 仿真得到两个电路的 VTC 图形。解：两个电路 VTC 图形如图 1 所示.图 1 两个电路 VTC 特性图2 计算两种电路的 VOH，V OL 及 VM。可参考波形确定管子的工作状态。解：首先计算位于左边的电路：（1）当输入 Vin 为低电平时，下面 NMOS 晶体管截止，上面 NMOS晶体管导通，由于受阈值电压影响，V OH 不能达到 VDD 。故 VOH =VDDV TN =2.50.43=2.07V（2）
2、当输入 Vin 为高电平时，下面 NMOS 晶体管导通，上面 NMOS晶体管也导通，参考（1）的 VTC 曲线可知，此时 M1 是线性工作区，假设 M2 是速度饱和，则 M2 电流 22()(1+V)nDSGSTSkWiVLM1 电流 21()n DSGSTkiL令 得 Vout =0.26V，12i所以 VOl=Vout =0.26V（参照（1）中 VTC 曲线，可知 VOl 也在 0.25V 左右） 。（3） 计算 VM 时，我们假设两个晶体管都处于速度饱和，且 VM = Vin= Vout , 221()(1+-)V)n DSDTDMGSSkWILV令 可得：V M =1.26V。12i
3、随后计算右边的电路由于右边是标准电路，可以直接按公式求得，于是 VOH =VDD=2.5, VOl =0, n(221DSATpDSATMr（ +） +其中 pDSATnkVr于是 1.038V（由(1)的传输特性曲线得到 1.12V.）M MV3 哪一种结构的反相器的功能性更好，为什么？(噪声容限，再生性，过渡区增益 ) 解:（1）首先求左边的电路在阈值电压 附近： 1.43MVkg()voutLinTindRWV=1.26V,M故 V,2.14IHVg=0.39V ,DMIL于是 0.36HIHNV.9LIL（2） 然后求右边的电路很容易求得, 1.04MV， 6.7g故： 1.20MIH
4、V.8DILg，1.46HIHNVV02LIM。通过比较可以看出：右边的电路功能更好,具体表现为具有更高的噪声容限 ,很高的过渡区增益,以及较好的再生性。在对电路进行仿真的时候，从图形也可以定性的看出右边电路具有更好的性能，因为曲线过渡区斜率很大，很高的噪声容限，等等。2.4 分析下面的 buffer 电路1. 单位反相器的输入电容为 10fF，为了驱动一个 20pF 的电容，在单位反相器（尺寸系数为 1）后面新加了两级反相器如上图所示。单位反相器的本征延迟是 70ps。如果输入栅电容和反相器尺寸成正比，试确定所加入反相器的尺寸（给出尺寸系数） ，要求使传播延迟最小。并计算出该最小延迟。解:设
5、单位反相器的尺寸为 1，三级的反相器，放大倍数为 2000 倍，故，所以第二级尺寸系数为 ，第三3302ClfFi 21.6f级尺寸系数为 。设单位反相器的尺寸比为 3:1，3158.f此时，最小延迟 0+31.5nsNpFt (+) 70（ ） 6.83由实验结果得：tdelay= 1.3502E-09s （尺寸不同，计算结果与仿真结果差别较大，但定性分析正确） 。2. 如果可以自由选择反相器链的级数来减小延迟，那么你会选择插入几级反相器？这个时候的传播延迟是多少？解：在忽略自载情况下，可以得到反相器最优级数 ，由7.6ClNLni于反相器链级数只能取奇数，我们分别对 N=7 和 N=9 进
6、行计算。当 N 7 时， 10+2.96.sNpFt (+) 70（ 1） 4当 N 9 时， 2 310n （ ） 因此我们应该选择 7 级，此时传播延时最小为 1.94ns。3. 比较 1 和 2 两种方法改善延迟性能的优缺点。解：上述结果表明第二种方法的延时较小，方法一通过改变反相器的尺寸，来减小延迟；方法二通过选择最佳级数来减小延迟，但是这是以牺牲面积为代价的。图 2 不同级数反相器的延迟附录部分：（1）两个电路 VTC 传输特性曲线代码:.title NMOS.options probe.protect.libD: cmos25_level49.lib TT.unprotectMnm
7、os1 out in 0 0 NMOS w=0.75u l=0.25uMNMOS2 vdd vdd out 0 NMOS w=0.375u l=0.25uVvdd vdd 0 2.5vVin in 0 PULSE(0 2.5v 20ns 4ns 4ns 20ns 100ns ).dc Vin 0 2.5 0.1 .probe v(in) v(out).end .title CMOS.options probe.protect.libD: cmos25_level49.lib TT.unprotectMNMOS out in 0 0 NMOS w=0.375u l=0.25uMPMOS out
8、in vdd vdd PMOS w=0.75u l=0.25uVvdd vdd 0 2.5vVin in 0 PULSE(0 2.5v 20ns 4ns 4ns 20ns 100ns ).dc Vin 0 2.5 0.02 .probe v(in) v(out).end （2）不同级数反相器链传播延时 ：.TITLE CMOS INVERTER CHAIN.options probe .options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect
9、 .libD: cmos25_level49.lib TT.unprotect.global vdd.SUBCKT INV IN OUT wn=0.5u wp=0.5uMn out in 0 0 NMOS W=wn L=0.5uMp out in vdd vdd PMOS W=wp L=0.5u.ENDSX1 IN 1 INV WN=1U WP=3UX2 1 2 INV WN=12.6U WP=37.8UX3 2 OUT INV WN=158.7U WP=476.2UCL OUT 0 20PFcin 0 IN 10FFVVDD VDD 0 5VVVIN IN 0 PULSE(0 5V 10NS
10、 1N 1N 100N 200N).TRAN 1N 200N .measure tran tdelay trig v(in)+ val=2.5 td=8ns rise=1+ targ v(out) val=2.5 td=8n fall=1.PRINT V(OUT) .end.TITLE 1.2UM CMOS INVERTER CHAIN.options probe .options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect .libD:syn
11、opsysHspice_D-2010.03-SP1cmos25_level49.lib TT.unprotect.global vdd.SUBCKT INV IN OUT wn=0.5u wp=0.5uMn out in 0 0 NMOS W=wn L=0.5uMp out in vdd vdd PMOS W=wp L=0.5u.ENDSX1 IN 1 INV WN=1U WP=3UX2 1 2 INV WN=2.96U WP=8.88UX3 2 3 INV WN=8.77U WP=26.32Ux4 3 4 INV WN=25.98U WP=77.96Ux5 4 5 INV WN=76.97U
12、 WP=230.90UX6 5 6 INV WN=227.97U WP=683.91UX7 6 OUT INV WN=675.23U WP=2025.70UCL OUT 0 20PFcin 0 IN 10FFVVDD VDD 0 5VVVIN IN 0 PULSE(0 5V 10NS 1N 1N 100N 200N).TRAN 1N 200N .measure tran tdelay trig v(in)+ val=2.5 td=8ns rise=1+ targ v(out) val=2.5 td=8n fall=1.PRINT V(OUT) .end.TITLE 1.2UM CMOS INV
13、ERTER CHAIN.options probe .options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect .libD:synopsysHspice_D-2010.03-SP1cmos25_level49.lib TT.unprotect.global vdd.SUBCKT INV IN OUT wn=0.5u wp=0.5uMn out in 0 0 NMOS W=wn L=0.5uMp out in vdd vdd PMOS W=wp
14、 L=0.5u.ENDSX1 IN 1 INV WN=1U WP=3UX2 1 2 INV WN=2.33U WP=6.98UX3 2 3 INV WN=5.41U WP=16.24Ux4 3 4 INV WN=12.60U WP=37.80Ux5 4 5 INV WN=29.32U WP=87.95UX6 5 6 INV WN=68.22U WP=204.66UX7 6 7 INV WN=158.73U WP=476.22UX8 7 8 INV WN=369.38U WP=1108.13UX9 8 OUT INV WN=859.51U WP=2578.52UCL OUT 0 20PFcin 0 IN 10FFVVDD VDD 0 5VVVIN IN 0 PULSE(0 5V 10NS 1N 1N 100N 200N).TRAN 1N 200N .measure tran tdelay trig v(in)+ val=2.5 td=8ns rise=1+ targ v(out) val=2.5 td=8n fall=1.PRINT V(OUT) .end
