1、数字电路实验讲义曲师大物理工程学院通信与信息系统教研室二 0 一二年三月目 录实验一、数字实验箱的使用及基本门电路的逻辑功能 .1实验二 组合电路的实验分析 .8实验三 组合逻辑电路的设计 .12实验四 译码器 14实验五 触发器 .21实验六 移位寄存器 26实验七 集成计数器 .31实验八 555 定时器及其应用 37实验九 数字电路的简单应用 .42附录一 XC16B 双脉冲信号发生器 .43附录二 WLH 型数字电路实验箱 461实验一 数字实验箱的使用及基本门电路的逻辑功能一、实验目的：1、熟悉型数字实验箱的结构和使用方法。2、掌握基本门电路的逻辑功能及测试方法。二、实验原理1、数字
2、逻辑实验箱目前数字电路的实验，通常都在数字逻辑实验箱上进行，实验箱一般包括以下几个部分组成：直流稳压电源脉冲源逻辑电平显示数据电平开关BCD 七段译码显示IC 插座及自锁紧插孔阻容元件区电位器组WLH 型数字逻辑实验箱的结构及使用方法见附录二。2、基本门电路的逻辑功能常用基本门电路有“与” 、 “或” 、 “非” 、 “与非” 、 “或非” 、“与或非” 、 “异或” ，它们的逻辑表达式及逻辑符号为：与门 Z=ABCD 或门 Z=A+B+C非门 Z= 与非门 Z= AABCD2或非门 Z= 异或门 Z=ABC BA与或非门 Z= ABCD三、实验设备1、数字逻辑实验箱一台2、TTL 与非门（7
3、4LS20）二块，或非门（74LS27）一块，与或非门（74LS51）一块，异或门（74LS86）一块。几种门电路外引线排列如图 11 所示。3四、实验内容与步骤1、数字逻辑实验箱的使用（1）将八个电平控制开关（K1K8）的输出插孔与八个电平指示器的输入插孔（L1L8）依次接通，当开关向上扳时，输出高电平即逻辑 1，开关向下扳时，输出低电平即逻辑 0，扳动开关观察电平指示器的 L1L8，使其输出00000000，11110000，01010101，11111111 时，观察电平指示器的指示是否与之相一致。（2）将电平控制开关 K4、K3、K2、K1 的输出插孔与 BCD 码显示器的低位输入端
4、D1、C1、B1、A1 依次接通，将电平控制开关 K8、K7、K6、K5 的输出插孔与 BCD 码显示器的低位输入端D2、C2、B2、A2 依次接通，扳动控制开关其输出为：00000000、00010001、00100010、00110011、01010101、01100110、10001000、10011001，观察数码管显示的数字，看能否显示099 的任意数。2、基本门电路逻辑功能的测试（1）或非门逻辑功能的测试将或非门 74LS27 插入实验插座上。按图 12 接线，门的输入段 3、4、5 分别接逻辑开关K1、K2、K3 的逻辑电平输出插孔，门的输出端 6 接电平指示器输入端 L1，若发
5、光二极管亮表示门的输出状态为“1” ，若发光二极管不亮表示门的输出状态为“0” 。门的 7 端接地，14 端接+5V。使输入端（3、4、5）为表 11 情况下，分别测出输出端（6）的逻辑状态，并将结果填入表 11 中。4（2）与或非门逻辑功能的测试将与或非门 74LS51 插入实验插座上。按图 13 连接好电路。接通电源，按表 12 的要求进行实验。将测得的结果填入表中。表11输入 输出A B C Z0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1表1-2输入 输出A B C D Z0 0 0 00 0 0 11 0 1 01 0 1 10 1 0 00 1 0
6、 10 1 1 00 1 1 11 1 1 01 1 1 15（3）异或门逻辑功能的测试将异或门 74LS86 插入实验插座上。按图 14 连接好电路。接通电源，按表 13 的要求进行实验。将测得的结果填入表中。（4）与非门逻辑功能的测试将与非门 74LS20 插入实验插座上。按图 15 连接好电路。接通电源，按表 14 的要求进行实验。将测得的结果填入表中。表1-3输 入 输出A B Z0 00 11 01 1表14输入 输出A B C D Z0 0 0 01 0 0 01 0 0 11 1 0 01 1 0 11 1 1 00 1 1 11 1 1 16（5）利用与非门组成其它逻辑门，并测
7、试其逻辑功能非门74LS20 是四输入端双与非门，前面的实验只用了一个与非门，现在将另一个与非门按图 16 接成非门。接通电源，按表15 的要求进行实验，并将测得的结果填入表中。与门将与门的表达式变换成与非与非表达式Z= ABCD由表达式知，用两个与非门可组成与门，将双与非门74LS20 按图 17 连接成与门电路，接通电源，按表 16 进行功能测试，将测得的结果填入表中。表1-5输入 输出9（A） 8（Z）01表16输入 输出1（A）2（ B）4（ C）5（D）8（Z）0 0 0 01 0 0 01 0 0 11 1 0 01 1 0 11 1 1 00 1 1 11 1 1 17或门将或门
8、的表达式变换成与非与非表达式Z= ABCABC由表达式知，这里要四个与非门组成或门。用两只74LS20，按图 18 连接成门电路，接通电源，按表 17 进行功能测试，将测得的结果填入表中。表17输入 输出A B C Z0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 18五、实验报告要求1、画出测试电路，将实验结果列表记录。2、用语言叙述各种门电路的逻辑功能。3、与非门器件中，有多余的（不用的）输入端应如何处置？或非门多余输入端如何处理？4、异或门的两个输入端中，一个为信号输入端，另一个为控制端。要想使输出信号与输入相同，应加什么样的控制信号？若要使输出与输入反向，
9、又应加什么样的控制信号？9实验二 组合电路的实验分析一、实验目的1、掌握组合电路的分析方法2、验证半加器、全加器的逻辑功能二、实验原理组合电路的分析就是根据所给定的逻辑电路，求出该电路的逻辑功能。组合逻辑电路的分析方法是：首先对给定的逻辑电路根据逻辑门的连接方法，逐级写出相应的逻辑表达式；然后写出输出函数的逻辑表达式。这样写出的逻辑表达式不一定是最简单的，还需要进行化简以得到最简的表达式。如果需要，可以由表达式求出真值表。组合逻辑电路的实验分析，就是通过实验看出输入为各种可能的不同取值时所对应的输出函数值，从而得到真值表，根据真值表就可以写出逻辑表达式。三、实验设备1、数字逻辑实验箱2、与非门
10、 74LS00 一块异或门 74LS86 一块四位全加器 74LS83 一块74LS00 的外引线排列如图 21 所示。表21输入 输出A B S C0 00 11 01 110四、实验内容与步骤1、半加器逻辑功能测试（1）写出图 22 所示电路的输出函数 S、C 的逻辑表达式并进行化简。(2）用与非门 74LS00 和异或门 74LS86 按图 22 接线，将输入端 A、B 接电平控制开关插孔，输出端 S、C 分别接电平指示器插孔，接好后，进行测试。（3）使输入端 A、B 分别为表 21 的情况下，测出输出端S、C 的逻辑状态，并将测量结果填入表 21 中。（4）根据表 41 写出输出函数
11、S、C 的表达式并化简再与（1）中所写的表达式进行比较，看两者是否一致。2、全加器逻辑功能的测试（1）写出图 23 所示电路的输出函数 Sn 、C n 的逻辑表达式，并进行化简。（2）用与非门 74LS00 和异或门 74LS86 按图 23 接线，将输入端 An、B n 、C n1 接电平控制开关插孔，输出端 Sn 、C n 分别接电平指示器插孔，接好后，进行测试。（3）输入端 An、B n 、C n1 分别为表 22 的情况下，测出输出端 Sn 、C n 的逻辑状态，并将测量结果填入表 22 中。（4）根据表 22 写出输出函数 Sn 、C n 的表达式并化简再与（1）中所写的表达式进行比
12、较，看两者是否一致。表22输入 输出An Bn Cn-1 Sn Cn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1113、四位二进制全加器逻辑功能的测试（1）四位二进制全加器简单介绍：74LS83 是四位二进制全加器，其外引线排列如图 24 所示 。图中 A4、A 3、A 2、A 1 为一个四位二进制数的输入端，B 4、B 3、B 2、B 1 为另一个四位二进制数的输入端，C 0 为低位来的进位来的输入端，S 4、S 3、S 2、S 1 和 C4 是两个四位二进制数相加的和及向高位进位的输出端。（2）电路连接：将 A4、A 3、A 2、A 1 和 B4、B 3
13、、B 2、B 1 接八个电平控制开关插孔，S 4、S 3、S 2、S 1 和 C4 分别接电平指示器插孔，C 0 接地（逻辑“0” ）或+5V（逻辑“1” ） ，12 脚接地，5 脚接+5V。（3）功能测试：使 A4、A 3、A 2、A 1 和 B4、B 3、B 2、B 1 和C0 按表 44 要求改变电平，测输出端 S4、S 3、S 2、S 1 和 C4 的逻辑电平，填入表中。（4）两个四位二进制数为表 24 的情况下，用笔计算两数相加的和与进位，看与实验结果是否一致。12五、实验报告要求1、画出半加器和全加器的实验电路。2、整理实验测试结果，分析其逻辑功能。3、总结组合逻辑电路的分析方法。
14、表23输入 输 出C0 A4 A3 A2 A1 B4 B3 B2 B1 C4 S4 S3 S2 S10 0 0 0 0 0 0 0 010 0 1 1 0 0 0 1 110 1 0 1 0 0 1 0 110 1 1 1 1 1 1 1 1113实验三 组合逻辑电路的设计一、实验目的掌握组合逻辑电路的设计方法，并通过实验结果验证理论知识。二、设计内容1、设计一个半减器：使之能完成两个一位二进制数 A 和 B的减法运算（不考虑低位的借位） ，输出差和向高位的借位。2、设计一个表决电路：三个输入 A、B、C 中有两个或两个以上为 1 时，输出为 1，否则输出为 0。3、设计一个比较电路，能对两个
15、两位二进制数A=A2A1，B=B 2B1 进行比较，当 A=B 时，输出函数 G=1；当AB 时，输出函数 M=1；当 AB 时，输出函数 N=1（提示：求出M、N 之后，利用 G+M+N=1 求 G） 。三、实验设备1、数字逻辑实验箱一台2、四输入端双与非门（74LS20）一块两输入端与非门（74LS00）三块四、实验要求根据设计要求，列出真值表，利用卡诺图（或公式）求出电路的最简与或表达式，根据给定的器件对表达式进行必要的变换，画出逻辑电路图，按设计的电路接线进行实验，检查其功能是否符合设计要求。五、实验报告要求1、详细写明整个设计过程2、将实验步骤及实验结果叙述清楚。附注：下图是两个二位
16、二进制数比较器的参考电路。1415实验四 译码器一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。2、学习译码器的灵活应用。二、实验设备1、SAC-DS4 数字逻辑电路实验箱 1 个2、74LS138 3-8 线译码器 2 片3、74LS20 双四输入与非门 1 片三、实验内容与步骤74LS138 管脚图见附录，其与非门组成逻辑图见图 4-1。图 4-1控制输入端 S1=1，S 2=S3=0，译码器工作，否则译码器禁止，所有输出端均为高电平。1、译码器逻辑功能测试161) 按图 4-2 接线。图 4-22) 根据表 4-1，利用开关设置 S1、S 2、S 3、及 A2、A 1、A
17、0的状态，借助指示灯或万用表观测 Q0-Q7的状态，记入表4-1 中。表 4-1输 入 输 出S1 S2 S3 A2 A1 A0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q70 1 1 1 0 0 0 0 01 0 0 0 0 11 0 0 0 1 01 0 0 0 1 11 0 0 1 0 01 0 0 1 0 11 0 0 1 1 01 0 0 1 1 12、 用两片 74LS138 组成 4-16 线译码器按图 4-3 接线，利用开关改变输入 D0-D3 的状态，借助指示灯或万用表监测输出端，记入表 4-2 中，写出各输出端的逻辑函数。17图 4-3表 4-2输 入 输 出D3D2D1
18、D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q150 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 13、利用译码器组成全加器线路用 74LS138 和 74LS20 按图 4-4 接线，74LS20 芯片 14 脚接 18+5v,7 脚接地.利用开关改变输入 Ai、B i、C i-1的状态，借助指示灯或万用表观测输出 Si、C i的状态，记入表 4-3 中，写出输出端的逻辑表达式。图 4-4表
19、 4-34、利用显示译码器 4511 和共阴极数码管组成一位 BCD 码显示线路CD4511 是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点如下：具有 BCD 转换、消隐和锁存控制、七段译码及驱动功能的 CMOS电路能提供较大的拉电流。可直接驱动 LED 显示器。CD4511 是一片 CMOS BCD锁存/7 段译码/驱动器，引脚排列如输 入 输 出S1 Ai Bi Ci-1 Si Ci0 1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 119图 2 所示。其中 a b c d 为 BCD 码输入，a
20、 为最低位。LT 为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8” ，各笔段都被点亮，以检查显示器是否有故障。BI 为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1 端应加高电平。另外 CD4511 有拒绝伪码的特点，当输入数据越过十进制数 9(1001)时，显示字形也自行消隐。LE 是锁存控制端，高电平时锁存，低电平时传输数据。ag 是 7 段输出，可驱动共阴 LED 数码管。另外，CD4511 显示数“6”时，a 段消隐；显示数“9”时，d 段消隐，所以显示 6、9 这两个数时，字形不太美观 。所谓共阴 LED 数码管是指 7 段 LED 的阴极是连在
21、一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压 5V 时可使用 300 的限流电阻。其功能介绍如下： BI：4 脚是消隐输入控制端，当 BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。LT：3 脚是测试输入端，当 BI=1，LT=0 时，译码输出全为 1，不管输入 DCBA 状态如何，七段均发亮，显示“8” 。它主要用来检测数码管是否损坏。LE：锁定控制端，当 LE=0 时，允许译码输出。 LE=1 时译码器是锁定保持状态，译码器输出被保持在 LE=0 时的数值。A3、A2、A1、A0、为 8421BCD 码输入端。 20a、b、c、d、e、
22、f、g：为译码输出端，输出为高电平 1 有效。 CD4511 的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可. 怎样测量数码管引脚，分共阴和共阳?首先找公共共阴和公共共阳，我们找个电源（3 到 5 伏）和 1 个1K（几百的也欧的也行）的电阻， VCC 串接个电阻后和 GND 接在任意 2 个脚上，组合有很多，但总有一个 LED 会发光的找到一个就够了， ，然后用 GND 不动，VCC（串电阻）逐个碰剩下的脚，如果有多个 LED（一般是 8 个） ，那它就是共阴的了。相反用 VCC不动，GND 逐个碰剩下的脚，如果有多个 LED（一般是 8 个） ，那它就是共阳的。也可以直接用数字万
23、用表，红表笔是电源的正极，黑表笔是电源的负极 21四、实验报告要求：1、整理各步实验结果，列出相应实测真值表。2、总结译码器的逻辑功能及灵活应用情况。3、交出完整的实验报告。22实验五 触发器一、实验目的 1、学习触发器逻辑功能的测试方法2、学习基本 RS 触发器，JK 触发器，D 触发器的逻辑功能及触发方式。3、了解不同触发器之间的相互转换。二、实验原理基本 RS 触发器可由两个与非门交叉耦合构成，其逻辑图如图 51 所示，Q、 为两个输出端， 、 为置 0 端和置 1SDR端。它是通过向 或 置入负脉冲而使触发器置 0 或置 1 的。SDR基本 RS 触发器不受时钟脉冲控制，通常又称为直接
24、置位、复位触发器。 、 称为直接置位、复位端。D 触发器的逻辑图如图 52 所示，Q、 为两个输出端，、 为直接置位、复位端，CP 为时钟脉冲输入端，D 为信SR号输入端，根据 D 输入的值不同（0 或 1） ，在时钟脉冲（上升沿）到来后，触发器被置 0 或置 1。JK 触发器的逻辑图如图 53 所示。J、K 为信号输入端，根据 JK 输入的值不同，在时钟脉冲（下降沿）到来后，触发器的状态被置 0、置 1，保持或翻转。每一种集成触发器都有固定的逻辑功能，一种触发器加上适当的转换电路，可以构成另一种触发器。转换前后的功能虽然不同，但触发方式相同。23三三、实验设备1、数字逻辑实验箱一只2、SR8
25、 双踪示波器一台3、双 JK 触发器 74LS76 一块双 D 触发器 74LS74 一块四与非们 74LS00 一块74LS76 和 74LS74 的外引线排列如图 54 所示。四、实验内容与步骤1、基本 RS 触发器逻辑功能测试（1）用 74LS00 的两个与非门按图 55 接成基本 RS 触发器，将 、 分别接电平控制开关插孔，Q、 端分别接电平指示SDRQ器插孔。（2）改变 、 的电平状态，实现触发器置 0 置 1，观察D24相应的输出状态，并将观察结果填入表 51 中。（3）验证触发器的“不稳定状态” 。使 和 连在一起，SDR同时置 0 或置 1，重复多次。注意观察可以出现，当 =
26、 =0时，Q= =1，但当 和 同时由 0 变为 1 时，Q 和 哪一端为QSDR1，哪一端为 0？2、D 触发器逻辑功能测试（1）用一块集成 D 触发器 74LLS74，按图 66 接线， 、SD、D 端分别接电平控制开关插孔 K1、K2、K3，CP 端接单脉冲R输出插孔 P+，Q、 端分别接电平指示器插孔 L1、L2。（2）直接置 0、置 1 功能测试按表 62 的要求，改变 、 （D 和 CP 处于任意状态） ，SR测试 、 的功能，并将测试结果填入表中。SDR（3）逻辑功能测试将 和 端置 1，按表 53 的要求进行实验，并将测试结果填入表中。表 51DQ 触发器状态0 11 01 1
27、0 0253、JK 触发器逻辑功能测试（1）用一块集成 JK 触发器 74LLS76，按图 57 接线，、 、J、K 端分别接电平控制开关插孔SDRK1、K2、K3、K4，CP 端接单脉冲输出插孔 P+，Q、 端分别接电平指示器插孔 L1、L2。（2）直接置 0、置 1 功能测试按表 64 的要求，改变 、 （J、K 和 CP 处于任意状态） ，SDR测试 、 的功能，并将测试结果填入表中。SDR（3）逻辑功能测试将 和 端置 1，按表 65 的要求进行实验，并将测试结果填入表中。表 52DSRQ1 100110 101表 53D CP Qn+1Qn=0 Qn=10 01101 0110264
28、、触发器之间的相互转换，请完成转换并自己设计数据表。（1）将 JK 触发器转换成 T 触发器，验证其逻辑功能。（2）将 D 触发器转换成 T触发器，验证其逻辑功能。从 CP端输入 3.5V 的连续脉冲，用双踪示波器观察并画出触发器的输入输出波形。以下两项为选作内容：（3）将 D 触发器转换成 JK 触发器，验证其逻辑功能。（4）将 JK 触发器转换成 D 触发器，验证其逻辑功能。五、实验报告要求1、根据实验内容的要求，整理实验中测试和观察到的结果。2、总结各种触发器的逻辑功能，触发方式。3、画出 JK 触发器转换成 D、T、T触发器和 D 触发器转表 54DSRQ1 100110 101表 5
29、5J K CP Qn+1Qn=0 Qn=10 0 01100 1 01101 0 01101 1 011027换成 JK、T、T触发器的转换电路。实验六 移位寄存器一、实验目的1、掌握移位寄存器的工作原理，逻辑功能及应用。2、熟悉环形计数器的逻辑功能及特点。3、掌握二进制码的串行并行转换技术和二进制码的传输。二、实验设备1、数字逻辑电路实验箱 1 个2、74LS74 双 D 触发器 2 片3、74LS194 四位双向通用移位寄存器 2 片三、实验内容与步骤1.测试单向右移寄存器的逻辑功能(1)用两块 74LS74 按图 61 接好实验电路。74LS74 芯片 14脚接+5V,7 脚接地。图 6
30、1(2) 利用直接复位端 RD（S D =1 、R D =101）先使寄存器清“0” （Q 1 Q2 Q3 Q4 =0000） ；然后使 D1 =1，在 CP1 CP 4 28（4 个 CP）作用下，4 个“1”信号寄存于该寄存器中；之后再使 D10，在 CP5CP 8（4 个 CP）作用下 4 个“0”信号寄存于该寄存器中，将结果记入表 61 中。 表 61 CP RD SD D1 Q1 Q2 Q3 Q40 0 1 1 1 1 12 1 1 13 1 1 14 1 1 15 1 1 06 1 1 07 1 1 08 1 1 0任意状态(3) 将 D1 和 Q4 通过非门相连，构成右移循环计数器, 在 CP 脉冲作用下，观察循环右移功能，将实验结果记入表 62 中。 表 62CP Q1 Q2 Q3 Q40 0 11 1 12 1 13 1 14 1 15 1 16 1 17 1 18 1 12.测试环形计数器的逻辑功能
