1、中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 1 页（共 9 页）数字电路与逻辑设计模拟题 一. 选择题（从四个被选答案中选出一个或多个正确答案，并将代号写在题中的括号内）1EEPROM 是指（ D ）A. 随机读写存储器 B. 一次编程的只读存储器C. 可擦可编程只读存储器 D. 电可擦可编程只读存储器2下列信号中， （ B C ）是数字信号。A交流电压 B.开关状态 C.交通灯状态 D.无线电载波 3下列中规模通用集成电路中， （ B D ）属于时序逻辑电路.A.多路选择器 74153 B.计数器 74193 C.并行加法器 74283 D.寄存器 741944小数“0
2、”的反码形式有（ A D ） 。A000 B100 C011 D111 5电平异步时序逻辑电路不允许两个或两个以上输入信号（C ） 。A同时为 0 B. 同时为 1 C. 同时改变 D. 同时作用6由 n 个变量构成的最大项，有（ D ）种取值组合使其值为 1。A. n B. 2n C. D. n22n7逻辑函数 可表示为（ B C D ） 。)6,530(),(mCBFA. B. C. D. AAAFCBAF8用卡诺图化简包含无关条件的逻辑函数时，对无关最小项（ D ） 。A不应考虑 B.令函数值为 1 C令函数值为 0 D根据化简的需要令函数值为 0 或者 1 9下列逻辑门中， （ D ）
3、可以实现三种基本运算。A. 与门 B. 或门 C. 非门 D. 与非门10设两输入或非门的输入为 x 和 y，输出为 z ，当 z 为低电平时，有（ A B C ） 。Ax 和 y 同为高电平 B x 为高电平，y 为低电平Cx 为低电平，y 为高电平 D x 和 y 同为低电平11下列电路中， （ A D ）是数字电路。A逻辑门电路 B. 集成运算放大器 CRC 振荡电路 D. 触发器12在下列触发器中，输入没有约束条件的是（ C D ） 。A.时钟 R-S 触发器 B.基本 R-S 触发器 C.主从 J-K 触发器 D.维持阻塞 D 触发器13标准与-或表达式是由（ B ）构成的逻辑表达式
4、。 A与项相或 B. 最小项相或 C. 最大项相与 D.或项相与14设计一个模 10 计数器需要（ B ）个触发器。A 3 B. 4 C6 D1015表示任意两位无符号十进制数至少需要（ B ）二进制数。A6 B7 C8 D9 164 线-16 线译码器有（ D ）输出信号。A 1 B. 4 C8 D16中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 2 页（共 9 页）二. 填空题1八进制数 15.5 对应的二进制数为 1101101 ，十进制数为 13625 。2根据逻辑电路是否具有记忆功能，可以将其分为 组合逻辑电路 和 时序逻辑电路 两种类型。3逻辑函数表达式的标准形
5、式有 标准与或表达式 和 标准或与表达式 两种形式。4十进制数 64 的 8421 码为 01100100 ，二进制数为 1000000 。5逻辑函数 F=AB 的“与-或”表达式为 ， “或-与”表达式BAF为 。)BA(F6描述一个电平异步时序逻辑电路的最简流程表中有 5 个二次状态，进行状态编码时需要3 位二进制代码，电路中应有 3 条反馈回路。7具有 4 个输入端的译码器有 16 个输出端，在工作状态下对应输入端的任何一种取值，有 1 个输出为有效信号。8n 个逻辑变量可以构成 2n 个最小项。每个最小项有 1 种变量取值使其值为1。9根据反演规则和对偶规则可写出逻辑函数 的反函数)D
6、(CABF= ，对偶函数 = F)DCA)(B )CA(BF。10时钟控制 RS 触发器的次态方程是 约束方程是 QRS1n。 0SR11T 触发器的次态方程是 ，要使它在时钟脉冲作用下状态不变，TQ1n输入端 T 应该接逻辑值 0 。12具有 3 个选择输入端的数据选择器能对 8 个输入数据进行选择，对应选择输入端的任何一种取值，可选中 1 个输入数据。13二进制数 1111101 对应的十进制数为 125 ，余 3 码为 010001011000 。14描述一个模 8 同步计数器功能需要 8 个状态，相应电路需要 3 个触发器。 15用 PROM 实现逻辑函数时，应将逻辑函数表示成 标准“
7、与一或” 表达式，用 PLA 实现逻辑函数时，应将逻辑函数表示成 最简“与一或” 表达式。16十进制数 16.5 对应的二进制数为 10000.1 ，十六进制数为 10.8 。三判断题（判断各题正误，正确的在括号内记“” ；错误的在括号内记“” ）1原码和补码均可实现将减法运算转化为加法运算。 （ ）2逻辑函数 ，则 。 （ (0,25) mC)B,F(A7)m(1,346C)B,(AF ）中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 3 页（共 9 页）3电平异步时序逻辑电路反馈回路之间的竞争可能导致错误的状态转移。 （ ）4A/D 转换器的功能是将数字量转换成模拟量。
8、（ ）5同步时序电路中作为存储元件的触发器必须是带时钟控制端的触发器。 （ ）6脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲。 （ ）7若逻辑函数 ，则有 。 （ 7)M(0,346C)B,F(A(1,25) mC)B,F(A ）8由或非门构成的基本 RS 触发器输入端 RS 为 10 时，次态为 1。 （ ）9最大等效类是指包含状态数目最多的等效类。 （ ）10用三个触发器作为存储元件可构建一个同步模 10 计数器。 （ ）11将十进制数转换成二进制数一般采用按权展开求和的方法。 （ ）12基本 RS 触发器可以作为同步时序逻辑电路的存储元件。 （ ）四分析题1分析图 1 所
9、示组合逻辑电路。（1）写出输出函数的与-或表达式；（2）假定输入变量 ABCD 不允许出现 10101111，填写表 1 所示真值表；（3）说明该电路功能。图1表1ABCD WXYZ ABCD WXYZ中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 4 页（共 9 页）0000000100100011010001010110011110001001参考答案 1：分析图 1 所示组合逻辑电路。(1) D ZC,Y ,DCBX BC,DAW（2）假定输入变量 ABCD 不允许出现 10101111，填写表 1 所示真值表；表 1ABCD WXYZ ABCD WXYZ0000000
10、1001000110100001101000101011001110101011001111000100110001001101010111100（3）电路功能:8421 码余 3 码的转换。2.分析图 2 所示同步时序逻辑电路。 （1）写出输出函数和激励函数表达式； （2）填写表 2 所示状态表；（3）作出状态图；（4）说明该电路功能。图2表2现态 12y次态 /输出 Z1n2y中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 5 页（共 9 页）参考答案 2：分析图 2 所示同步时序逻辑电路。 （1）写出输出函数和激励函数表达式； 1212112 Qx Z,KJ ,QxKJ
11、 （2）状态表； 表 2（3）作出状态图； （4）说明该电路功能。模 4 可逆计数器。 3分析图 3 所示阵列逻辑图。（1）写出输出函数的表达式； （2）填写表 1 所示真值表； （3）说明该电路功能。表 1x = 0 x=100011011次态 y 2( n+1)y1(n+1)/输出Z现态y2 y1x=0 x=10001101101/010/011/000/111/100/001/010/0ABCD 2F000001010011中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 6 页（共 9 页）图 3 1分析图 3 所示阵列逻辑图。（1） , )732,1(mC)B,(AF
12、,)7421(mC)B,(AF1（2）填写表 1 所示真值表； 表 1（3）说明该电路功能。实现全减器功能。4.分析图 4 所示由四路数据选择器构成的电路。 （1）写出输出函数表达式； （2）填写表 2 所示真值表；（3）说明该电路功能。图 4100101110111ABC 21F0000010100111001011101110 01 11 10 11 00 00 01 1中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 7 页（共 9 页）表 2ABCD 0123FABCD 0123F000000010010001101000101011001111000100110101
13、0111100110111101111参考答案 4：分析图 4 所示由四路数据选择器构成的电路。 （1）写出输出函数表达式； DCF,B,AF, 0123 （2）填写表 2 所示真值表； 表 2ABCD 0123ABCD 0123F00000001001000110100010101100111000000010011001001100111010101001000100110101011110011011110111111001101111111101010101110011000（3）说明该电路功能。实现 4 位二进制数到格雷码的转换。五设计题1. 用 T 触发器作为存储元件，设计一个同步
14、时序逻辑电路，实现表 4 所示状态表的逻辑功能。要求：（1）填写表 5 所示激励函数和输出函数真值表；（2）利用图 5 所示卡诺图，求出激励函数和输出函数最简表达式。表 4 表 5次 态 y2(n+1) y1(n+1) /输出 Z现 态y2 y1 x=0 x=1中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 8 页（共 9 页）0 00 11 11 011/011/000/001/110/101/010/000/1图 5 参考答案 1： 用 T 触发器作为存储元件，设计一个同步时序逻辑电路。（1）激励函数和输出函数真值表如表 5 所示；表 5（2）作出卡诺图，并写出激励函数和
15、输出函数最简表达式。最简表达式为：xy2y1 T2T1Z xy2y1 T2T1Z000001010011100101110111xy2y1 T2T1Z xy2y1 T2T1Z000001010011110100111110100101110111101000101010中国地质大学（北京）继续教育学院 2013 年 09 课程考试第 9 页（共 9 页）1211112yx Z ,T2用 3 线-8 线译码器 74138（逻辑符号如图 4 所示）和与非门实现如下函数的功能。 ABC),(F21（1）将逻辑表达式变换成与实现电路对应的形式；（2）画出逻辑图电路。图42 参考答案：用 3 线-8 线译码器 74138 和与非门实现如下函数的功能。（1） 7657652 3131mmABC),(F
