1、共 6 页 第 1 页2006 级计算机组成原理课程试题（A 卷）合分人： 复查人： 分数 评卷人一、单选题：（每题 1 分，共 20 分）1. 冯诺依曼机的基本工作方式的特点是_。A 多指令流多数据流 B 堆栈操作C 按地址访问并顺序执行指令 D 存贮器按内容选择地址2. 在机器数_中，零的表示形式是唯一的。A. 原码 B.补码 C.反码 3. 根据国标规定，每个汉字在计算机内占用_个字节存储。A 1 B 2 C 3 D 44. 计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是_。A 汇编语言机器级操作系统机器级 高级语言机器级B 传统机器语言机器级高级机器语言机器级 汇编语言机
2、器级C 微程序机器级传统机器语言机器 汇编语言机器级D 汇编语言机器级应用语言机器级 高级语言机器级5. 采用 2 的补码形式表示时，定点 16 位字长的字能表示的整数范围是_。A 2 15 （2 151） B （2 151）（2 151）C （2 151）2 15 D 2 152 156. 浮点数据格式中的阶码常用_表示法。A 原码 B 补码 C 反码 D 移码7. 8421BCD 码 011001010010.00010110 所对应的十进制数为_。A 652.16 B 1618.13 C 652.13 D 1618.068. 某 SRAM 芯片的存储容量为 64K16 位，该芯片的地址线
3、和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，169. 主存储器和 CPU 之间增加 Cache 的目的是_。A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器的容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存的容量，又扩大 CPU 通用寄存器的数量10. 某单片机的系统程序，不允许用户改变，则可以选用_作为存储芯片。A SRAM B 闪速存储器 C cache D 辅助存储器题号 一 二 三 四 五 六 七 总分分数共 6 页 第 2 页11. 指令周期是指_。A CPU 从主存取出一条指令的时间B CPU 执行一条指令的时间C CPU 从主存取出一
4、条指令加上 CPU 执行这条指令的时间D 时钟周期时间12. 程序控制类指令的功能是_。A 进行算术运算和逻辑运算B 进行主存与 CPU 之间的数据传送C 进行 CPU 和 I/O 设备之间的数据传送D 改变程序执行的顺序14. 同步控制是_。A 只适用于 CPU 控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式15. 在下面描述的 RISC 指令系统中不正确的表述是_。A 选取使用频率高的一些简单指令，指令条数少B 指令长度固定C 指令格式种类多D 只有取数/存数指令访问存储器16. 运算器虽有许多部件组成，但核心部分是_。A 数据总线 B
5、 算术逻辑运算单元C 多路开关 D 累加寄存器18. 描述 PCI 总线中基本概念不正确的句子是_。A HOST 总线不仅连接主存，还可以连接多个 CPUB PCI 总线体系中有三种桥，它们都是 PCI 设备C 从桥连接实现的 PCI 总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按 CPU 的需要出现在总线上19. 中断向量地址是：_。A 子程序入口地址 B 中断服务例行程序入口地址C 中断服务例行程序入口地址的指示器 D 中断返回地址20. 为了便于实现多级中断，保存现场信息最有效的办法是采用_。A 通用寄存器 B 堆栈 C 存储器 D 外存13.下列字符码中有奇偶校验位，但
6、没有数据错误，采用偶校验的字符码是_。A 11001011 B 11010110 C 11000001 D 1100100117. 在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过_。A 移位寄存器 B 数据寄存器 C 锁存器 D 指令寄存器共 6 页 第 3 页分数 评卷人二、对错判断题：（每题 1 分，共 10 分）1. 存储系统中，引入虚拟存储器主要是为了提高主存访问速度。 （ ）2. 微程序设计技术是利用软件方法设计操作控制的一门技术，它具有规整性、可维护性、灵活性等一系列优点。 （ ）3. DMA 技术的出现使得外围设备可通过 DMA 控制器直接访问内存。 （ ）4.
7、CPU 访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。 （ ）5. 大多数微型机的总线由地址总线，数据总线和控制总线组成，所以被称为三总线结构计算机。 （ ）6. 堆栈是先进后出原则存取数据的存储器。 （ ）7. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用间接寻址方式 （ ）8. 计算机使用总线结构的主要优点是便于实现积木化，同时提高了信息传输的速度。（ ）9. 组合电路的特点是电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。 （ ）10. 为了检测数据传输中出现的错误，常用奇偶校验方法。可以使
8、用奇校验，也可以使用偶校验。（ ）分数 评卷人三、填空题：（每空 1 分，共 10 分）1. 若移码的符号位为 1，则该数为_数。若移码的符号位为 0，则该数为_数。2. 字符“A”的 ASCII 码为 41H（16 进制表示） ，若采用奇校验，则字符 “E”的校验位是_。3. 若X1 原 =1110B，X2 反 =1110B，X3 补 =1110B，X4 移 =1110B， （均是单符号位，此处 B 代表二进制）则在 X1，X2，X3 ，X4 中最小的数是 _。共 6 页 第 4 页4. 硬布线控制器中，时序信号采用_三级体制；在微程序控制器中，一般采用_二级体制。5. 若操作数的有效地址的
9、地址在指令中，称为_寻址，若操作数在寄存器中，称为_寻址。6. RISC 的三个基本要素是：一个有限的简单的指令集；CPU 配备大量的通用寄存器；_。7. 输入/输出操作实现的 CPU 与 I/O 设备的数据传输实际上是 CPU 与_之间的数据传输。分数 评卷人四、简答题：（每题 5 分，共 25 分）1. 计算机如何区分指令还是数据？2. 提高存储器速度可采用哪些措施，请说出至少五种措施?3. CPU 内部包含哪些常用的寄存器？简述其功能？4. 什么是计算机体系结构中的并行性？有哪些提高并行性的基本技术方法？共 6 页 第 5 页5. 以可屏蔽中断为例，说明一次完整的中断过程主要包括哪些环节
10、？分数 评卷人五、综合题：（每题 7 分，共 35 分）1. 已知时钟频率 5MHz 的 8086 微处理器能够用 4 个时钟周期传送 16 位数据，请计算其处理器总线带宽。2. 已知 =0.10011 , =0.11001,用补码减法计算 ?,要求写出计算过程,并xyyx指出计算结果是否溢出?3. 有一主存cache 层次的存储器，其主存容量 1MB，cache 容量 64KB，每块共 6 页 第 6 页8KB，采用直接地址映象方式。（1） 求主存地址格式。（2） 主存地址 25301H，问它在 cache 的哪个行/ 块？4. 已知某机采用微程序控制方式，其存储器容量为 51248（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共 4 个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：操作控制 顺序控制 (1) 微指令中的三个字段分别应多少位？(2) 画出对应这种微指令格式的微程序控制器逻辑框图。5若机器字长 36 位，采用三地址格式访存指令，共完成 54 种操作，操作数可在 1K地址范围内寻找，画出该机器的指令格式微命令字段 判别测试字段 下地址字段 共 6 页 第 7 页
