1、基于 FPGA 的 LCDlcd_hs_out : out std_logic;lcd_dataen : out std_logic;lcd_vs_out : out std_logic;pix_clk : out std_logic );end seq_gen;architecture rtl_seq_gen of seq_gen issignal lcd_hb : std_logic;signal lcd_hs : std_logic;signal lcd_vb : std_logic;signal lcd_vs : std_logic;signal clken_vcount : std_
2、logic;beginhcount: blocksignal hcountreg :std_logic_vector(9 downto 0);signal hz_temp : std_logic;signal lcd_hz : std_logic;beginprocess (clk_seq,lcd_hz)beginif (lcd_hz = 1) thenhcountreg 0);elsif clk_seqevent and clk_seq = 1 thenhcountreg =600 and hcountreg =610 and hcountreg 0);elsif clk_seqevent
3、and clk_seq = 1 thenif clken_vcount = 1 thenvcountreg =600 and vcountreg =607 and vcounreg 610else 1;vz_temp = 1 when vcountreg = 615 else 0;lcd_vz = vz_temp or rst_seq;end block vcount;pix_clk =clk_seq;lcd_dataen =lcd_hb and lcd_vb;lcd_hs_out =lcd_hs;lcd_vs_out =lcd_vs;end rtl_seq_gen;这种用 VHDL 产生扫描
4、时序的方法简单、易读，并且易于修改。在代码中只须修改一些时序参数就能产生任意时序的波形，具有很好的可重用性。用 FPGA Express 3.5 半 VHDL 代码综合后，通过 Foundation 3.1i 进行布局和布线，用Foundation 提供的门级仿真工具产生的行扫描时序仿真图如图 4 所示。采用 FPGA 技术设计的 AMLCD 控制器，大大减少了电路板的尺寸，同时增加了系统可靠性和设计灵活性。这种用 VHDL 语言实现现行场扫描时序生成器的方法，具有简便。易读和可重用性强的特点。该 AMLCD 控制器已用 Xilinx 公司的SpartanII 系列器件 XC2S50 实现，并在飞机座舱图形显示系统中实现应用。
