1、昆 明 学 院教 案课 程 名 称数字电子技术课 程 性 质专业必修总 学 时 数64专 业、班 级2008 级计算机科学技术 2 班、4 班任 课 教 师王玉见2009 年 9 月课程基本信息课程名称 数字电子技术课程性质 专业必修 学分 3学 时总学时： 64 学时 其中：课堂讲授 54 学时； 课内实验 10 学时开课部门 计算机与网络技术系 任课教师 王玉见授课专业、班级 2008 级计算机科学技 术 2 班、 4 班 开课学期 二年级 上学期成绩评定平时成绩占 20 % 期末成绩占 80 %考核方式 考试书 名 主编 出版社 出版日期选用教材数字电路与逻辑设计 宁帆等编著 人民邮电出
2、版社2007 年 2月本课程在本专业人才培养方案中的地位和作用数字电路与逻辑设计是计算机科学与技术专业的主干课程，是一门专业技术基础课。它不仅为计算机组成原理与汇编程序设计 、 微机接口技术 、 计算机系统结构 、 数据通信与计算机网络等后续课程提供必要的基础知识，而且是一门理论与实践结合密切的硬件基础课程。本课程教学目标通过本课程的教学，学生应该熟练掌握数字电子技术的有关基础知识，能够阐述各种数字电路基本单元的逻辑功能，掌握分析和设计数字电路或电子系统的方法，并能够运用基本理论、基本知识和基本技能解决数字电子技术方面的实际问题，提高自己分析问题和解决问题的能力。数字电子技术是研究数字信号的运
3、算、变换和存储的一门科学。为以后深入学习相关领域中的内容，以及电子技术在专业中的应用打好基础。学生用主要参考资料1阎石，数字电子技术基础（第四版）。高等教育出版社，1998112康华光主编，电子技术基础数字部分（第三版）。高等教育出版社，19983张建华主编，数字电子技术。北京，机械工业出版社，1994教学进度计划表（ 2009 学年 上 学期）课程名称：数字电子技术 课程性质：专业必修 开课部门：计算机与网络技术系 任课教师： 王玉见 专业、班级： 2008 级计算机科学技术 2 班、4 班 人数： 38+45 总学时数： 64 课堂讲授学时数： 54 课内实验学时数： 10 周次学时 章、
4、节、标题教学主要内容（讲授、讨论、习题、实验、实习）拟布置作业及要求1 2第一章 数制、编码与逻辑代数第 1 节 概述第 2 节 数制与数制转换 (1) 数制(2) 数制间的转换1 2第一章 数制、编码与逻辑代数第 3 节 编码(1) 二进制编码(2) 检错纠错码第 4 节 布尔代数基本概念(1) 布尔代数定义(2) 布尔代数的基本定理(3) 布尔代数的三规则2 2第一章 数制、编码与逻辑代数第 5 节 逻辑函数及其应用(1) 逻辑函数(2) 三种基本逻辑运算第 6 节 逻辑函数的化简(1) 代数法化简2 2第一章 数制、编码与逻辑代数(2) 卡诺图(3) 卡诺图法化简(4) 具有约束条件的逻
5、辑函数化简第 7 节 逻辑函数的建立及表示方法3 4 第二章 逻辑门电路第 1 节 半导体二极管和三极管的开关特性(1) 半导体二极管的开关特性(2) 三极管的开关特性(3) 提高晶体三极管开关速度的途径第 2 节 场效应管的开关特性(1) N 沟道增强型 MOS 管的开关特性(2) NMOS 反相器第 3 节 基本逻辑门电路(1) 二极管“与”门和“ 或”门电路(2) 三极管“非”门电路(3) 复合门电路4 4 第二章 逻辑门电路第 4 节 TTL“与非”门电路(1) 典型 TTL“与非”门电路(2) TTL“与非”门的电压传输特性(3) TTL“与非”门的主要参数(4) TTL 门电路的改
6、进(5) 集电极开路 TTL 门（OC 门）(6) 三态 TTL 门（TS 门）第 5 节 CMOS 逻辑门电路(1) CMOS 反相器(2) CMOS“与非”门(3) CMOS“或非”门(4) CMOS 传输门(5) CMOS 三态门第 6 节 双极型其它类型门电路(1) 高阀值逻辑门电路（HTL）(2) 射极耦合逻辑门电路（ECL）(3) 集成注入逻辑门电路（IIL ）第 7 节 正逻辑与负逻辑(1) 正负逻辑的基本概念(2) 门电路的两种逻辑符号5 4 第三章 组合逻辑电路第 1 节 概述第 2 节 组合逻辑电路的分析与设计(1) 组合逻辑电路的一般分析方法(2) 组合逻辑电路设计的基本
7、思想(3) 组合逻辑电路的一般设计方法(4) 组合逻辑电路设计举例6 4 第三章 组合逻辑电路第 3 节 常用 MSI 组合逻辑电路(1) 编码器(2) 译码器(3) 数据选择与分配器(4) 数字比较器(5) 加法器第 4 节 MSI 组合逻辑器件的应用举例(1) 数据选择器的应用举例(2) 译码器的应用举例(3) 加法器的应用举例7 2 第三章 组合逻辑电路第 4 节 组合逻辑电路中的竞争冒险现象(1) 组合逻辑电路中的竞争冒险现象(2) 竞争冒险现象的判断(3) 冒险现象的消除8 2 第四章 触发器第 1 节 基本触发器(1) 基本触发器的逻辑结构和工作原理(2) 基本触发器功能的描述第
8、2 节 同步触发器(1) 同步 RS 触发器(2) 同步 D 触发器(3) 同步触发器的触发方式和空翻问题第 3 节 主从触发器(1) 主从触发器基本原理(2) 主从 JK 触发器及其一次翻转现象(3) 集成主从 JK 触发器9 4 第四章 触发器第 4 节 边沿触发器(1) CMOS 边沿触发器(2) TTL 边沿触发器(3) 维持阻塞 D 触发器第 5 节 触发器类型转换(1) T 触发器和 T触发器(2) 触发器类型转换第 6 节 集成触发器的脉冲工作特性和动态参数(1) 集成主从 JK 触发器的脉冲工作特性和动态参数(2) 维持阻塞 D 触发器的脉冲工作特性和动态参数10 2 第五章
9、时序逻辑电路第 1 节 概述(1) 时序逻辑电路的特点(2) 时序逻辑电路的功能描述方法(3) 时序逻辑电路的分类第 2 节 时序逻辑电路的分析11 4 第五章 时序逻辑电路第 3 节 计数器(1) 同步计数器(2) 异步计数器第 4 节 寄存器和移位寄存器(1) 寄存器(2) 移位寄存器(3) 动态 MOS 移位寄存器12 4 第五章 时序逻辑电路第 5 节 时序逻辑电路的设计(1) 用 SSI 器件设计同步时序逻辑电路(2) 用 SSI 器件设计异步时序逻辑电路(3) 用 MSI 器件设计时序逻辑电路举例13 4第六章 可编程逻辑器件（PLD）第 1 节 概述(1) PLD 的基本机构(2
10、) PLD 电路表示法（3 ）PLD 的分类第 2 节 PAL 和 GAL 器件(1) 可编程阵列逻辑（PAL）器件(2) 通用阵列逻辑（GAL）器件（3）PAL 和 GAL 器件的编程14 2第六章 可编程逻辑器件（PLD）第 3 节 EPLD 和 CPLD 器件(1) EPLD 器件及其结构原理(2) CPLD 器件及其结构原理（3 ）EPLD 和 CPLD 器件的编程第 4 节 ISPPLD 器件(1) 低密度 ISPPLD 原理(2) 高密度 ISPPLD 原理（3 ）ISPGDS 原理第 5 节 FPGA 器件(1) FPGA 器件概述(2) FPGA 的基本原理（3 ）FPGA 的
11、互连资源15 2 第七章 脉冲波形的产生和整形第 1 节 概述(1) 脉冲电路分析方法(2) RC 电路的应用（3 ）PLD 的分类第 2 节 单稳态触发器(1) 用门电路组成的单稳态触发器(2) 集成单稳态触发器（3 ）单稳态触发器的应用第 3 节 多谐振荡器(1) 自激多谐振荡器(2) 环型振荡器（3 ）石英晶体多谐振荡器16 2第七章 脉冲波形的产生和整形第 4 节 施密特触发器(1) 用门电路组成的施密特触发器(2) 集成施密特触发器（3 ）施密特触发器的应用第 5 节 555 定时器(1) 555 定时器的电路结构与功能(2) 555 定时器的典型应用教研室主任： 年 月 日教 案教
12、学题目：（章、节）第一章 数制、编码与逻辑代数学时数 4教学目的和要求：通过学习本章，要求对数字信号、数字电路及数字逻辑关系有较深的理解。教学基本内容：1.1 数字信号与数字电路1.2 数制与二进制编码1.3 逻辑代数与逻辑函数1.4 逻辑函数的描述教学重点与难点：重点：逻辑代数与逻辑函数难点：逻辑函数的描述教学过程：1课前复习：数字信号、模拟信号2讲授新课：1.1 数字信号与数字电路1.1.1 数字信号与数字电路表示信号的物理参量之一是信号的强度随时间变化的特性，即信号的时域特性，具体到电子系统中所采用的信号则是电压或电流的时间特性。 图1-1-1 信号示例模拟信号的特点是信号参量的取值随连
13、续时间的变化而保持其连续性，模拟信号的特性一般如图 1-1-1（a）所示。通常把工作在模拟信号下的电子电路称为模拟电路。数字信号与模拟信号相反，其参量取值是离散变化的。数字信号的特点是其强度的取值是有限个数，图1-1-1（b）所示为二进制数字信号。1.1.2 数字电路的分类数字电路的基本构成单元主要有电阻、电容和二极管、三极管等元器件。按电路组成结构划分为分立元件电路和集成电路两类。其中，按集成电路在一块硅片上包含的逻辑门电路或元件的数量即集成度，又分为小规模（SSI）(Small Scale Integration ) 、 中规模（MSI）(Medium Scale Integration
14、) 、 大规模（LSI） 和超大规模（VLSI ） 集成电路(Very Large Scale Integration) 。 根据数字电路所用器件的不同，又可分为双极型（DTL、TTL、ECL、I2L 和 HTL 型）和单极型（NMOS、PMOS 和 CMOS 型）电路两类。1.2 数制与二进制编码1.2.1 数制数制是构成多位数码中每一位的方法和由低位向高位的进位规则，它也是人们在日常生活和科学研究中采用的计数方法。 1.十进制在十进制中，每一位有 0 、1 、2 、3 、4 、5 、6 、7 、8 、9 十个数码，超过 9 的数应“ 逢十进一” ，即用多位数表示，这种方法称为位置计数法。
15、2.二进制在数字系统中，广泛地采用二进制计数制。主要原因是二进制的每一位数只有两种可能取值，即“0” 或“1” ，可以用具有两个不同稳定状态的电子开关来表示，使数据的存储和传送用简单而可靠的方式进行。 3.八进制和十六进制对于计算机、数字通信、数据通信等数字系统来说，采用二进制计数制运算、存储和传输信息极为方便，但书写起来由于数码过长很不方便，并且极易产生错误。 1.2.2 数制间的转换1. 各种进制 十进制转换 把二进制、八进制、十六进制以及 N 进制数转换为等值的十进制数，通常采用“ 加权法” 。 （1 ） 整数部分的转换 （S）10 Kn12 n1Kn22 n2K12 1K02 02（K
16、n12 n2Kn22 n3K1）K0（2） 小数部分的转换一个十进制小数（S）10 对应的等值二进制小数为（0.K 1K2 Km）2， 由式（1 2 3 ）可知：（S）10K121K 222K m2 m， 两边同乘以 2 可得 2 （S）10K1（K221Km2 m 1） 3.二进制数 八进制、十六进制数的转换由于 23 8 ，24 16 ，所以一位八进制所能表示的数值恰好相当于 3 位二进制数能表示的数值，而一位十六进制数与四位二进制数能表示的数值正好相当，因此八进制、十六进制与二进制数之间的转换极为方便。 1.2.3 二进制编码通常数字系统中所携带的信息分为两类，一类是字符信息，另一类是数
17、值信息。 1. 二进制编码 在二进制编码中，采用结构形式与二进制数完全相同的自然二进制码是最简单的编码方式。 2.二十进制编码（BCD）一位十进制数有 0 9 个不同的信息，必须至少使用 4 位二进制数字。 8421 编码是靠取自然二进制数的前 10 个数码并付给等值的十进制数字而获得的，权值分别为 23 ，22 ，21 ，1 。 余 3 码是在 8421 码的基础上把每个代码都加（0011）2（3）10 而形成的。余 3 码是一种自补码，即表 1-2-1 中以虚线为中心 04 和 95 的代码互为反码。这种码的优点是求补方便，所以在计算机系统中得到广泛的应用。用格雷码作运算时，必须首先将它转
18、换成二进制。3.可靠性编码为使数字电路不因代码传送出错而发生故障，通常使用可靠性代码。如采用格雷码（Gray 码）传送信息，电路不易出错；用奇偶校验码可以检查出错误；用汉明码能够检查出错误并能加以改正。下面主要介绍奇偶校验码。 奇偶校验分为奇校验和偶校验两种。奇偶校验码是数字系统中最为常用的、简单方便的检错编码。奇偶校验码包括两个部分：信息位校验位，信息位为位数不限的任一种二进制代码；校验位又称为冗余位，仅有一位。1.3 逻辑代数与逻辑函数1.3.1 逻辑代数与逻辑变量逻辑（Logic） 代数又称为布尔（Boolean） 代数，它是分析和设计逻辑电路的数学工具，也可用来描述数字电路和数字系统的
19、结构和特性。 二值逻辑的基本逻辑关系只有三种：逻辑乘、逻辑加、逻辑非。 1.3.2 基本逻辑运算与基本逻辑门1. 逻辑与（乘）运算及与门 若决定某一事件的所有条件都成立，这件事就发生，否则这件事就不发生，这样的逻辑关系称逻辑与。 2. 逻辑或（加）运算及或门 若决定某一事件的条件中有一个或一个以上成立，这件事就发生，否则就不发生，这样的逻辑关系称为逻辑或。 3.非逻辑运算及非门发生某事件的条件是该事件成立的反，即该条件成立时，事件不发生；只有条件不成立时，该事件反而发生，这样的逻辑关系称为逻辑非。 1.3.3 复合逻辑运算 在实际逻辑运算中，上述三种基本运算是很少单独出现的。复杂的逻辑关系往往
20、是由与、或、非三种逻辑运算组合来实现。 图 1-3-4 复合逻辑的电路符号和逻辑函数表达式1.3.4 逻辑代数的基本定 律和常用公式1. 基本定律 逻辑代数是一门完整的学科，因此同普通代数一样，有一些用于运算的定律。这些定律反映了逻辑运算的基本规律，是简化逻辑函数、分析和设计逻辑电路的基本公式。 2.几个常用的公式表 1311 常用公式公式 序号AABA （1313）A BAB（1314）ABA A（1315）A（AB）A （1316）ABCD（A C ） （AD） （BC ）（BD）（1317）AB ACBCAB C（1318）3.异或函数和同或函 数的常用关系式异或函数和同或函数与逻辑代数
21、的基本定律很相似，它们都满足交换律、结合律和分配律。 1.3.5 逻辑代数的三个基本定理在逻辑代数中，有三个重要的基本定理，它们是代入定理、反演定理和对偶定理。 1. 代入定理 在任何逻辑代数等式中，如果等式两边所有出现某一变量的位置都代以一个逻辑函数，则等式仍然成立。 2.反演定理对原函数取反函数的过程称为反演。对于任意一个逻辑函数 Y， 若将其中所有的“” 换成“ ” ， “ ” 换成“” ， “0” 换成“1” ， “1” 换成“0” ，原变量换成反变量，反变量换成原变量，则得到的结果即为 Y。 这个规律称为反演定理。 在使用反演定理时还应注意遵守以下两个原则：（1） 仍需遵守“先括号后
22、乘、加”的运算次序；（2） 不属于单个变量的反号应保留不变。3.对偶定理对于任意一个逻辑函数 Y， 若将其中所有的“” 换成“ ” ， “ ” 换成“” ， “0” 换成“1” ， “1” 换成“0” ，则得到的一个新逻辑式 Y，Y 称为 Y 的对偶式，或者说 Y 和 Y 互为对偶式。 若两个逻辑式相等，则它们的对偶式也相等，这就是对偶定理。 1.3.6 正逻辑和负逻辑 1.4 逻辑函数的描述1.4.1 逻辑函数的建立和 描述方法对于任何一个具体的二值逻辑问题，我们常常可以设定此问题产生的条件为输入逻辑变量，设定此问题产生的结果为输出逻辑变量，从而用逻辑函数来描述它。 1.4.2 逻辑函数表达
23、式的 两种标准形式在讨论逻辑函数的标准式之前，首先要了解最小项、最大项的定义和性质，然后再介绍逻辑函数的最小项之和及最大项之积这两种标准形式。 1.最小项的定义和性质在 n 个变量的逻辑函数中，若 m 是由 n 个变量组成的乘积项，而且这 n 个变量均以原变量或反变量的形式在 m 中出现一次，则称该乘积项 m 为该组逻辑变量的最小项。 2. 最小项标准与或表达式 任何一个逻辑函数，都可以表示成若干个最小项之和，称为最小项标准与或表达式，或称为最小项之和表达式，式（1-4-1 ）即为标准与或表达式。 3.最大项的定义和性质在 n 个变量的逻辑函数中，若 M 是 n 个变量之和项，而且这 n 个变
24、量均以原变量或反变量的形式在 M 中出现一次，则称 M 为该组逻辑变量的最大项。 与最小项类似，最大项也有几个重要的性质。 （1 ）n 个变量的全部最大项之积为 0 。 这是因为每一个最大项与变量的一组取值对应，即只有这一组取值才使该最大项为 0 ，其余最大项的值都是 1 。 （2）任意两个最大项的之和为 1，即 MiMj=1 （ij ） 。（3）n 个变量的每一个最大项有 n 个相邻项。（4）在变量个数相同的条件下，编号相同的最小项和最大项互为反函数，即4. 最大项标准或与表达 1.4.3 逻辑函数的最简表达式1. 与或式变换成或与式 2. 与或式变换成与非- 与非式 3. 与或式变换成或非
25、- 或非式 4. 与或式变换成与或非式 3课程小结：通过以上教学，学生掌握了逻辑函数的建立和变换。教学方式及教学方法： 教学方式：多媒体教学方法：启发式教学作业及课外训练：P31,2、4、6教 案 小 结 ：学 生 基 本 掌 握 所 讲 内 容年 月 日教 案教学题目：（章、节）第一章 数制、编码与逻辑代数学时数 4教学目的和要求：掌握三种基本逻辑运算，逻辑函数的两种化简方法。教学基本内容：第 5 节 逻辑函数及其应用(1) 逻辑函数(2) 三种基本逻辑运算第 6 节 逻辑函数的化简(1) 代数法化简(2) 卡诺图(3) 卡诺图法化简(4) 具有约束条件的逻辑函数化简第 7 节 逻辑函数的建
26、立及表示方法(2) 卡诺图(3) 卡诺图法化简(4) 具有约束条件的逻辑函数化简第 7 节 逻辑函数的建立及表示方法教学重点与难点：重点：逻辑函数化简难点：逻辑函数的卡若图化简教学过程：1课前复习：逻辑函数的建立方法2讲授新课：1.5 逻辑函数的化简 1.5.1 逻辑函数的公式化简法 1. 并项法 2. 吸收法 3. 消去法 4. 配项法 5. 添加项法 1.5.2 逻辑函数的卡诺图化简法卡诺（Karnaugh， 美国工程师）图化简法的基本原理是利用代数法中的并项法原则，即 AA1， 消去一个变量。这种方法能直接得到最简与或表达式和最简或与表达式，并且其化简技巧相对公式化简法更容易掌握。 1.
27、卡诺图的构成卡诺图实质上是将代表逻辑函数的最小项用方格表示，并将这些方格按相邻原则排列而成的方块图。 2. 用卡诺图表示逻辑函数 由于任何一个逻辑函数都可以表示为若干最小项之和的形式，因此，也就可以用卡诺图来表示任意一个逻辑函数。 3.用卡诺图法化简逻辑函 数为最简与或式由于卡诺图具有的相邻性，保证了几何位置的两方格所代表的最小项只有一个变量不同，当两个相邻项的方格为 1 时，可以利用式（1-3-15 ） ，即 ABAB=A， 使两项合并为一项，消去两方格不同的那个变量。 4.具有任意项的逻辑函数化简在实际的逻辑电路中，经常会遇到某些最小项的取值可以是任意的，或者说这些最小项在电路工作时根本不
28、会出现，例如 BCD 码，用 4 位二进制数组成的 16 个最小项中的 10 个编码，其中 6 个冗余项是不会出现的，这样的最小项称为任意项。在卡诺图和真值表中用 表示这些任意项。 由于任意项的取值可为 1 或 0 ，利用卡诺图化简时，应根据对逻辑函数的化简过程是否有利来决定任意项的取值。3课程小结：介绍两种化简方法：公式法和卡若图法。各自有特点。教学方式及教学方法： 教学方式：多媒体教学方法：启发式教学作业及课外训练：P33,16、20、28教 案 小 结 ：大 部 分 同 学 听 懂年 月 日教 案教学题目：（章、节）第二章 逻辑门电路学时数 4教学目的和要求：让学生了解,教学基本内容：第
29、 1 节 半导体二极管和三极管的开关特性(1) 半导体二极管的开关特性掌握半导体二极管和三极管的开关特性以及场效应管的开关特性。(2) 三极管的开关特性(3) 提高晶体三极管开关速度的途径第 2 节 场效应管的开关特性(1) N 沟道增强型 MOS 管的开关特性(2) NMOS 反相器第 3 节 基本逻辑门电路(1) 二极管“与”门和“ 或”门电路(2) 三极管“非”门电路(3) 复合门电路教学重点与难点：重点：二极管和三极管的开关特性难点：复合门电路的分析教学过程：1课前复习：逻辑函数的两种化简方法。2讲授新课：2.1 双极型器件的开关特性和三极管反相器2.2 TTL 逻辑门电路2.3 其他
30、类型的双极型数字集成电路2.4 CMOS 门电路2.5 NMOS 集成电路2.6 TTL 与 CMOS、ECL 电路的连接2.1 双极型器件的开关特性和三极管反相器2.1.1 半导体二极管的开关特性二极管的开关特性主要表现在正向导通与反向截止两个状态转换过程中所具有的特性。 如果用一个二极管代替图 2-1-1 （a） 所示电路中的开关 SA 时，可以得到图 2-1-1 （b） 所示的二极管开关电路。 图 2-1-1 二极管开关电路2.1.2 双极型三极管反相器 的静态开关特性分析在数字系统中，反相器是最基本的单元电路。反相器主要是利用半导体器件的开关特性，在输入脉冲信号的作用下，输出电压的电平
31、变化与输入信号脉冲的变化相反，以实现逻辑非的功能。 1. 截止状态分析当输入电压为低电平，三极管发射结电压 Ube0.5V（ 硅三极管开启电压）时，则电路可靠截止，现在检查三极管反相器是否工作在截止状态。 2. 饱和状态分析2.1.3 双极型三极管反相器 的动态开关特性分析在动态情况下，亦即三极管在截止和饱和导通两种状态间迅速转换时，三极管内部电荷的建立和消散都需要一定的时间，因而集电极电流 ic 的变化将滞后于输入电压 ui 的变化。 综上分析可知，三极管反相器动态开关特性的滞后现象可以用三极管的 PN 结间存在电容效应来理解。讨论三极管的动态开关特性，就是为了研究反相器在输入电压高低电平跳
32、变时输出信号电平的过渡特性，以便采用相应的措施提高反相器的工作速度。2.1.4 双极型三极管反相器由对三极管反相器的分析可知，此电路完成了输入电压 Ui 和输出电压 Uo 反相的逻辑功能，故又将其称为非门电路。 在一些实用的三极管反相器中，为了改善反相器的动态开关特性，提高其工作速度，除了选用开关型三极管和合理选择电路元件参数外，通常还要采用以下的措施：采用加速电容；采用钳位电路。2.2 TTL 逻辑门电路1961 年美国德克萨斯仪器公司率先将数字电路的元、器件和连线制作在同一硅片上，制成了集成电路（Integrated Circuit，IC） 。由于集成电路体积小、重量轻、可靠性好，因而在大
33、多数领域里迅速取代了分立元件电路。2.2.1 TTL 反相器的电路结 构和工作原理TTL 这种类型的集成电路的输入端和输出端均为三极管结构，所以称为三极管三极管逻辑电路（Transistor-Transistor Logic ） ， 简称为 TTL 电路。 1. 电路结构 反相器是 TTL 门电路中电路结构最简单的一种，电路结构如图 2-2-1 所示。 图 2-2-1 TTL 反相器的典型电路结构2. TTL 反相器的静态特性（1 ） 电压传输特性 TTL 反相器电路输出电压随输入电压的变化关系曲线叫做电压传输特性曲线，如图 2-2-2 所示，该曲线大体可分为 4 个区段。 图 2-2-2 电
34、压传输特性曲线（2） 输入特性输入特性是指输入电流随输入电压变化的特性。 （3 ） 输入端负载特性 在具体使用门电路时，有时需要在输入端与地之间或者输入端与信号的低电平之间接入电阻 RI， 如图 2-2-5 （a） 所示。 图 2-2-5 反相器输入负载特性（4） 输出特性TTL 反相器输出电压 uo 随输出负载电流 iL 的关系特性叫做输出特性。输出特性主要是反映逻辑门的负载特性，在输出电平不同时，其特性是不同的。 灌电流负载特性 当输出为低电平时，输出级的 VT 5 管饱和导通而 VT4 管截止（见图 2-2-1 ） ，输出端的等效电路如图 2-2-7 所示。 图 2-2-7 反相器灌电流
35、负载输出等效电路拉电流负载特性对图 2-2-1 所示 TTL 反相器的分析可知，输出高电平时 VT5 截止，VT4 和 VD2 导通，输出端的等效电路可以画成图 2-2-9 所示的形式。 图 2-2-9 TTL 反相器高电平输出等效电路3.TTL 反相器的动态特性（1 ） 传输延迟特性 在 TTL 电路中，当把理想的矩形电压信号加到 TTL 反相器的输入端时，输出电压的波形不仅要比输入信号滞后，而且波形的上升沿和下降沿也将变坏，这样的特性被称为传输延迟特性，如图 2-2-11 所示。 图 2-2-11 TTL 反相器的动态电压波形（2） 电源的动态尖峰电流TTL 门电路工作在稳定状态时，电源供
36、电电流大约为几毫安。 （3 ） 空载功耗 集成电路的功耗和集成度密切相关。如果功耗大，芯片的集成度就不能高，否则将无法散热而容易烧毁。其次，功耗大也将浪费电源能量，缩短电源的使用周期。当输出端空载时，反相器输出低电平时电路的功耗称为空载导通功耗 PON。PON=ICCLUCC2.2.2 其他逻辑功能的 TTL 门电路1. 与非门 2. 或非门 或非门的典型电路如图 2-2-17 所示。和反相器相比增加了一个由 VT1、VT2 和 R1 所组成的输入级和倒相级电路，增加的电路和 VT1、VT2 、 R1 的电路结构完全相同，VT2 和 VT2 的集电极和发射极相并联。 3. 与或非门与或非门的电
37、路结构如图 2-2-18 所示，图中的输入级采用两个多发射极三极管组成 “ 与或” 逻辑形式。当 VT2 和 VT2 有一个导通时，都将使 VT5 饱和导通，输出为低电平；只有 VT2 和 VT2 同时截止，输出才为高电平。所以，该电路实现的逻辑关系可以归纳为：当任何一组输入均为高电平时，输出为低电平；而只有每一组输入不全为高电平时，输出才是高电平。 图 2-2-18 TTL 与或非门电路结构图4.异或门典型的异或门电路如图 2-2-19 所示。图中虚线右边部分和或非门的倒相级、输出级相同，只要VT6 和 VT7 当中有一个基极为高电平，都能使 VT8 截止，VT9 导通，输出为低电平。 图
38、2-2-19TTL 异或门电路结构图5.TTL 电路的改进为满足用户在提高工作速度和降低功耗这两方面的要求，继上述的 74 系列电路之后，又相继研制和生产了 74H、74S 、74LS 、74AS 、74ALS 系列等改进的 TTL 电路。 （1 ） 74H 系列 由 74 系列 TTL 与非门的工作过程可知，其产生传输延迟时间的主要原因是电路内各三极管工作在深度饱和状态。 （2） 74S 系列74S 系列又称为肖特基系列。为了进一步提高开关速度，可以采用抗饱和三极管（又称为肖特基三极管） ，它是由普通三极管和肖特基势垒二极管（Schottky Barrier Diode，SBD） 组合而成。
39、 （3 ） 74LS 系列 通常性能较理想的门电路应该不仅工作速度快，而且功耗也应该小。74LS 系列就具有这样的特点，故又称为低功耗肖特基系列。 2.2.3 其他类型的 TTL 门电路1.集电极开路的门电路（OC 门）由图 2-2-24 可见，主要原因是： 推拉式输出电路，无论输出高电平还是低电平，其输出电阻都很低。如若一个门的输出是高电平，而另一个门的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级。由于这个电流很大，不但会使导通门的低电平抬高，而且还有可能损坏截止门。 图 2-2-24 推拉式输出级并联的情况 推拉式输出结构不能满足驱动较大电流、较高电压负载的要
40、求。 推拉式输出电路中，电源一经确定（通常规定工作在5） ，输出的高电平也就固定了，因此无法满足对不同输出高低电平的需要。为了使门电路的输出端能够并联使用，采用的方法就是把输出级改为集电极开路的三极管结构，称为集电极开路的门电路（Open Collector Gate，OC 门） ，电路如图 2-2-25 所示。图 2-2-25 集电极开路与非门的电路结构和逻辑符号OC 门可以直接驱动指示灯，也可以直接驱动继电器，由于 OC 门能够实现“线与”功能，所以可以用在数据总线上。（1 ） 求负载电阻的最大值 当所有的 OC 门同时截止时，输出为高电平。为了保证高电平不低于规定的最小输出高电平UoHm
41、in， 显然负载电阻不能太大。 （2） 求负载电阻的最小值只要有一个 OC 处于导通状态，OC 门的输出就为低电平，如图 2-2-27 （b） 所示。为了保证全部输入低电平电流通过 OC 门时，其输出低电平不高于规定的最大输出低电平 UoL max， 流入导通 OC 门的电流不超过最大允许的负载电流 ILM， 则 RL 又不能选得太小。 图 2-2-27OC 门负载电阻 RL 的计算2.三态输出门电路（TS 门）普通的 TTL 门有两个状态，即输出逻辑“0” 和输出逻辑 “1” ，这两个状态都是低阻输出。三态输出门（Three-State Output Gate，TS 门）是在普通门电路的基础
42、上附加控制电路而构成的，它的特点是多了一种高阻状态。 三态门的基本用途是在数字电路系统中构成总线，也就是采用图 2-2-30 所示的连接方式。 图 2-2-30TS 门构成总线结构2.3 其他类型的双极型数字集成电路在双极型数字集成电路中，TTL 电路只是其中的一种。从数字电路的发展来看，还有早期的二极管三极管逻辑（Diode-Transistor Logic，DTL） ，现已被 TTL 电路取代；另一种高域值逻辑（High Threshold Logic，HTL ）电路目前也几乎被 CMOS 电路所取代。2.3.1 ECL 电路的结构与工 作原理1. 电路的工作原理 电路在正常工作时电源电压
43、UEE5.2V ， 基准电压 UBB1.15V， 输入信号的高电平UiH0.75V， 低电平 UiL1.55V。（1） 输入均为低电平 可见当输入全为低电平时，Uc1 是高电平 0V，Uc2 是低电平0.83V。 （2） 输入端中有一个是高电平（3） 射极跟随器的电平转换在电路给定的参数下，Uc1 和 Uc2 高、低电平与输入信号不一致，因而无法直接作为下一级门电路的输入信号。引入 VT5、 VT6 构成的射极跟随器后，使 Y1、Y2 输出的高低电平都降低了一个发射结的压降，与输入信号的高低电平基本保持一致。 2.ECL 或/ 或非门的电压传输特性图 2-3-2 所示是图 2-3-1ECL 或
44、/ 或非门的电压传输特性曲线。 图 2-3-2 ECL 或/ 或非门的电压传输特性曲线3.ECL 电路的主要特点与 TTL 电路相比，ECL 电路具有如下优点： 由于 ECL 门电路中的三极管导通时为非饱和状态（由图 2-3-1 所示的参数不难算出，VT1VT3 导通时 Uc1b0V，VT4 导通时 Uc2b0.32V， 导通时均未进入饱和状态，根本上消除了饱和导通产生的电荷存储效应） ，而且电路的电阻取值较小，逻辑高低电平变化幅度小，因而其工作速度是各种集成门电路中最高的，传输时间可缩短至 0.1ns 以内。 同时具有或、或非两个互补输出，使用方便、灵活。 因为输出端采用射极跟随器，输出阻抗
45、低，带负载能力强，扇出系数 NO 可达 25100。 由于设计时电路在开关工作状态下的电源电流基本不变，所以电路内部的开关噪声很低。 ECL 电路的主要缺点也是很突出的： 噪声容限低。逻辑高、低电平的摆幅只有 0.8V，噪声容限只有 0.2V，故抗干扰能力差。 电路功耗大。由于电路中电阻值较小，并且三极管在导通时工作在非饱和状态，每个门的平均功耗可达 100mW以上，从电路工作情况来说，这将限制电路的集成度。因此，目前的 ECL 产品限于中、小规模集成电路中，主要用于高速、超高速数字系统中。 输出电平的稳定性较差。因为射极跟随器输出电平直接与三极管 VT5、VT6 的发射结压降有关，所以输出电
46、平对电路参数和环境温度的改变都比较敏感。2.3.2 I2L 电路1.I2L 电路结构和工作原理 I2L 的基本单元由一个 NPN 多集电极三极管和一个 PNP 三极管构成的电流源所组成的反相器，其电路结构和等效电路如图 2-3-3 所示。 图 2-3-3 I2L 多输出非门电路结构和逻辑符号2.I2L 电路的特点I2L 电路的主要优点如下： 电路简单，没有内部电阻，所以在双极型电路中集成度最高，可达 500 门/mm2 以上，而 TTL 电路仅为 20 门/mm2。 功耗低，可在 1V 以下电源工作，工作电流可低至 1nA， 是双极型数字集成电路中功耗最低的一种。 I2L 电路也存在如下的缺点
47、： 输出电压幅度小，抗干扰能力差。 开关速度较慢，工作速度低。3课程小结：通过本课程的学习，学生掌握半导体二极管和三极管的开关特性以及场效应管的开关特性。教学方式及教学方法： 启发式和案例教学作业及课外训练：P86,1、3、5、7教 案 小 结 ：半导体二极管和三极管的特性比较多，学生易混淆。年 月 日教 案教学题目：（章、节）第二章 逻辑门电路学时数 4教学目的和要求：让学生掌握 TTL 门电路、 CMOS 逻辑门电路分析方法。教学基本内容：第 4 节 TTL“与非”门电路(1) 典型 TTL“与非”门电路(2) TTL“与非”门的电压传输特性(3) TTL“与非”门的主要参数(4) TTL
48、 门电路的改进(5) 集电极开路 TTL 门（OC 门）(6) 三态 TTL 门（TS 门）第 5 节 CMOS 逻辑门电路(1) CMOS 反相器(2) CMOS“与非”门(3) CMOS“或非”门(4) CMOS 传输门(5) CMOS 三态门第 6 节 双极型其它类型门电路(1) 高阀值逻辑门电路（HTL）(2) 射极耦合逻辑门电路（ECL）(3) 集成注入逻辑门电路（IIL ）第 7 节 正逻辑与负逻辑(1) 正负逻辑的基本概念(2) 门电路的两种逻辑符号教学重点与难点：重点：集成电路的外部特性难点：集成电路的分析方法教学过程：1课前复习：二极管、三极管及场效应管的开关特性。2讲授新课：2.4 CMOS 门电路2.4.1 四种类型的 MOS 场效应管1.增强型 MOS 管增强型 NMOS 管结构如图 2-4-1 所示。在 P 型半导体衬底（B ） 上，扩散两个高掺杂浓度的N 型区，形成 MOS 管的源极（ S） 和漏极（D ） ； 在漏源极间硅片的表面再生成二氧化硅绝缘层。 图 2-4-1 增强型 NMOS 场效应管的结构（1） N 沟道耗尽型 MOS 管（2） P 沟道耗尽型 MOS 管2. 耗尽型 M
