1、数字电子技术基础试卷( 本科) 及参考答案试卷一及其参考答案试卷一一、 （20 分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。1十进制数 3.625 的二进制数和 8421BCD 码分别为（ ）A 11.11 和 11.001 B11.101 和 0011.011000100101C11.01 和 11.011000100101 D11.101 和 11.1012下列几种说法中错误的是（ ）A任何逻辑函数都可以用卡诺图表示。 B逻辑函数的卡诺图是唯一的。C同一个卡诺图化简结果可能不是唯一的。 D卡诺图中 1 的个数和 0 的个数相同。3和 TTL 电路相比
2、，CMOS 电路最突出的优点在于（ ）A可靠性高 B抗干扰能力强 C速度快 D功耗低4为了把串行输入的数据转换为并行输出的数据，可以使用（ ）A寄存器 B移位寄存器 C计数器 D存储器5单稳态触发器的输出脉冲的宽度取决于（ ）A触发脉冲的宽度 B触发脉冲的幅度C电路本身的电容、电阻的参数 D电源电压的数值6为了提高多谐振荡器频率的稳定性，最有效的方法是（ ）A提高电容、电阻的精度 B提高电源的稳定度C采用石英晶体振荡器 C保持环境温度不变7已知时钟脉冲频率为 fcp，欲得到频率为 0.2fcp 的矩形波应采用（ ）A五进制计数器 B五位二进制计数器C单稳态触发器 C多谐振荡器8在图 1-8 用
3、 555 定时器组成的施密特触发电路中，它的回差电压等于（ ）A5V B2V C4V D3V I +5V 8 4 1 5 6 2 3 5 （ 1） +4V 图 1-8二、 （12 分）已知输入信号 A、B、C 的波形，试画出图 2 所示各电路输出（L 1、L 2、L 3）的波形。设触发器的初态为 0。A +5V A B C L1 B C & & =1 1J 1K 1 A B C Q L2 C S0 Y W 1 S2 G D0 1 D2 3 D4 5 D6 7 A B C 1 0 L3 74HC15 图 2三、 （10 分）如图 3 所示，为检测水箱的液位，在 A、B、C、三个地方安置了三个水位
4、检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在 A、B 之间的正常状态时，仅绿灯 G 亮；水面在 B、C 间或 A 以上的异常状态时，仅黄 Y 灯亮；水面在 C 以下的危险状态时，仅红灯 R 亮。 A B C 图 3四、 （12 分）逻辑电路如图 4 所示，试画出 Q0、Q 1、Q 2 的波形。设各触发器初态为0。 1J 1K C1 Q0 1J 1K C1 Q1 1J 1K C1 Q2 = 1 1 1 CP F0 F1 F2 CP 图 4五、 （12 分）已知某同步时序逻辑电路的时序图如图 5 所示
5、。1列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程2试用 D 触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。 CP Q0 Q1 1 2 3 4 5 6 7 8 9 10 1 12 Q2 图 5六、 （12 分）用移位寄存器 74194 和逻辑门组成的电路如图 6 所示。设 74194 的初始状态 Q3Q2Q1Q0=0001，试画出各输出端 Q3、Q 2、Q 1、Q 0 和 L 的波形。 S0 Q3 2 Q1 0 DSR 1 CP DSL D3 2 D1 0 CR 7419 1 1 CP 0 =1 & & 1 1 L CP 1 2 3 4 5 6 7 8 图 6七
6、、(10 分) 电路如图 7 所示，图中 74HC153 为 4 选 1 数据选择器。试问当 MN 为各种不同输入时，电路分别是那几种不同进制的计数器。 CEP Q3 2 Q1 0 TC T CP PE D3 2 D1 0 CR 1 1 74LVC16CP Y0 1 Y2 3 Y4 5 Y6 7 E1 2 E3 A2 1 A0 74HC138 D0 1 D2 3 S1 0 E M N 74HC153 L 图 7八、(12 分) 由 555 定时器组成的脉冲电路及参数如图 8 a 所示。已知 vI 的电压波形如图 b 所示。试对应 vI 画出图中 vO1、v O2 的波形； +5V 8 4 1
7、7 6 2 3 5 5 （ 1） R1 5 k 1 8 4 5 （ 2） 7 6 2 R2 47k C 0.1F 0.1F 1 3 5 vI vO2 0.1F vO1 （a ）I t/ms 04V 5 10 15 20 25 (b)图 8试卷一参考答案一、选择填空1B； 2D； 3D； 4B； 5C； 6C； 7A； 8B二、 L、 和 的波形如图 A2 所示。图 A2三、真值表如表 A3 所示，各逻辑函数的与非 -与非表达式分别为RCYABCGAB逻辑图略。表 A3A B C R Y G0 0 0 1 0 00 0 1 0 1 00 1 0 0 1 1 0 0 11 0 0 1 0 1 1
8、1 0 1 1 1 0 1 0四、驱动方程：J 0=Q2 K0=1， J1=1 K1= Q2Q 0， J2=1 K2= 1Q+ Q0波形图如图 A4。图 A4五、1状态转换真值表如表 A5 所示。表 A5激励方程：D 2=Q1，D 1=Q0， 12状态方程： n，n0，nQ12状态图如图 A5 所示。 01 010 01 11 10 00 10 101 Q21 Q0 图 A5电路具自启动能力2电路图略。六、各输出端 Q3、Q 2、Q 1、Q 0 和 L 的波形如图 A6 所示。 L Q0 1 Q2 3 CP 图 A6七、MN=00 8 进制计数器，MN=01 9 进制计数器，MN=10 14
9、进制计数器，MN=11 15 进制计数器。八、对应 vI 画出图中 vO1、v O2 的波形如图 A8 所示。 I /V t/ms0 4V 5 10 15 20 25 10/35/ O1 t/msO 2 t/msO 图 A8数字电子技术基础试卷( 本科) 及参考答案试卷二及其参考答案试卷二一、 （18 分）选择填空题1. 用卡诺图法化简函数 F(ABCD)=m(0,2,3,4,6,11,12)+ d(8,9,10,13,14,15)得最简与-或式_。A. BC B. CBDAFC. D D.2. 逻辑函数 F1、F 2、F 3 的卡诺图如图 1-2 所示，他们之间的逻辑关系是 。AF 3=F1
10、F2 BF 3=F1+F2CF 2=F1F3 DF 2=F1+F3 1 1 1 C F1 0 01 1 0 0 1 AB 1 1 1 1 C F2 0 01 1 0 0 1 AB 1 1 1 1 1 C F3 0 01 1 0 0 1 AB 图 1-23. 八选一数据选择器 74151 组成的电路如图 1-3 所示，则输出函数为（ ） 。 A BCL B BCALC D 0 1 L 74HC15 D0 1 D2 3 D4 5 D6 7 E S2 1 S0 Y C B A 图 1-34. 图 1-4 所示电路中，能完成 Qn+1= 逻辑功能的电路是（ ） 1D Q Q C1 B JK A1 C
11、0 0 D图 1-45. D/A 转换电路如图 1-5 所示。电路的输出电压 0 等于（ ）A. 4.5V B. -4.5V C. 4.25V D. -8.25V VD RF IOUT1 IOUT2 8V AD753 + D0 1 2 D3 4 D5 6 D7 8 9 O 0 0 0 1 0 1 图 1-56.用 1K4 位的 DRAM 设计 4K8 位的存储器的系统需要的芯片数和地址线的根数是（ ） A. 16 片，10 根 B. 8 片，10 根 C. 8 片，12 根 D. 16 片，12 根7.某逻辑门的输入端 A、B 和输出端 F 的波形图 1-7 所示，F 与 A、B 的逻辑关系是
12、：A. 与非； B. 同或； C.异或； D. 或。 A B F 图 1-7二、 （12 分）逻辑电路如图 2 a、b、c 所示。试对应图 d 所示输入波形，分别画出输出端 L1、 、L 2 和 L3 的波形。(设触发器的初态为 0) 1 B A C L1 & =1 1 1D C1 Q C A =1 & B L2 （a） (b) 1 EN C L3 1 & EN A B & EN 1 1 A B C (c ) (d)图 2三、 （12 分）发由全加器 FA、2-4 线译码器和门电路组成的逻辑电路如图 3 a 所示。试在图 b 中填写输出逻辑函数 L 的卡诺图（不用化简） 。 COCi Si a
13、 b Ci1 FA & 1 Y0 1 Y2 3 E A0 1 d c CI & & L d a b c L (a) (b)图 3四、 （12 分）用最少的与非门设计一个组合逻辑电路，实现以下逻辑功能：01X时 ABY， 011X时 BAY； 10X时 BAY；时，输出为任意态。1.在图 4 中填写逻辑函数 Y 的卡诺图2.写出逻辑表达式3.画出逻辑电路 B X1 a X0 A Y 图 4五、 （15 分）分析如图 5 所示时序逻辑电路。 （设触发器的初态均为 0）1写出各触发器的时钟方程、驱动方程、状态方程；2画出完整的状态图，判断电路是否具能自启动；3画出在 CP 作用下的 Q0、Q 1 及
14、 Q3 的波形。 1J 1K 1J 1K 1J 1K & 1 CP 0 Q1 Q2 C C1 C CP 图 5六、 （15 分）试用正边沿 D 触发器设计一个同步时序电路，其状态转换图如图 6 所示。1列出状态表；2写出各触发器的激励方程和输出方程；3说明电路功能。 0 01 1/0 1/1/0 0/ 0/ 10 0/ 1/ 1 0/ 图 6七、 （16 分）由 555 定时器、3-8 线译码器 74HC138 和 4 位二进制加法器 74HC161 组成的时序信号产生电路如图 7 所示。1. 试问 555 定时器组成的是什么功能电路？计算 vo1 输出信号的周期；2. 试问 74LVC161
15、 组成什么功能电路？列出其状态表；3. 画出图中 vo1、Q 3、Q 2、Q 1、Q 0 及 L 的波形。 +5V CET Q3 Q2 Q1 Q0 TC CEP CP PE D3 D2 D1 D0 CR 74LVC161 1 1 1 1 1 1 0 1k 1k 0.1F Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A2 A1 A0 74HC138 & L C 7 6 2 1 3 5 8 4 vO1 0.1F R2 55 R1 图 7试卷二参考答案一、选择填空1C 2B 3C 4B 5B 6C 7B二、输出端 L1、L 2 和 L3 的波形如图 A2 所示。图 A2三、输出
16、逻辑函数 L 的卡诺图如图 A3 所示。 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 d a b c L 图 A3四、1.逻辑函数 Y 的卡诺图如图 A4 所示。2 10 100 0XABXABX，3.电路图略 1 1 0 1 0 1 1 1 0 1 0 1 B X1 a X0 A Y 图 A4五、1时钟方程： CP20 01Q激励方程： 1 0KQJ、； KJ、； 1 2012KJ、状态方程：00210cpQnnn， 111cpQnn， 22102cpQnnn2电路的状态图如图 A5-2 所示。电路具有自启动功能。 00 11 01 10 010 101 01 10 Q2
17、1 Q0 图 A5-23波形图如图 A5-3 所示。 CP Q0 Q1 Q2 图 A5-3六、1电路状态表如表 A6 所示。表 A6 ZQn/10n01X=0 X=10 0 0 0 / 0 0 1 / 00 1 0 1 / 0 1 0 / 01 0 1 0 / 0 0 0 / 11 1 1 1 / 0 0 1 / 12激励方程： XQDnn01， nnnQXD010输出方程： Z13电路为可控三进制计数器七、1555 定时器组成多谐振荡器。s2107.)(7.021pLHCRtT274LVC161 组成五进制计数器，电路状态表如表 A7 所示3v o1、Q 3、Q 2、Q 1、Q 0 及 L
18、的波形如图 A7 组成。 L 1 o1 Q3 Q2 1 Q0 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 图 A7表 A7n0123 10+213n1 0 1 1 1 1 0 01 1 0 0 1 1 0 11 1 0 1 1 1 1 01 1 1 0 1 1 1 11 1 1 1 1 0 1 1数字电子技术基础试卷( 本科) 及参考答案试卷三及其参考答案试卷三一、 （16 分）1 （12 分）逻辑电路如图 1-1 a、b、c、d 所示。试对应图 e 所示输入波形，分别画出输出端 L1、L 2、L 3 和 L4 的波形。 （触发器的初
19、态为 0） A B C A B TG （ a）C 1 1 1 A L2 B 1 1 C B 1 &EN 1 A L3 （ e）C （ c）C （ b）C L1 10k 1J C1 Q A B L4 K 1 (d) R 1 1 图 1-12 （4 分）用代数法化简： BA BAF1)DCA(B)AF2二、 （10 分）已知逻辑函数： 121FCDDC(,)画出逻辑函数 F1、F 2 和 F 的卡诺图；用最少的与非门实现逻辑函数 F，画出逻辑图。三、 （8 分）分析图 3 所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。 1=1AB & 1L1 C =1 L2 图
20、 3四、 （12 分）用数据选择器组成的多功能组合逻辑电路如图 4 所示。图中 G1、G 0 为功能选择输入信号，X、Z 为输入逻辑变量，F 为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表 4 中。 Z 1 0 1 F 74HC15 D0 1 D2 3 D4 5 D6 7 E S2 1 S0 Y X G1 0 图 4表 4G1 G0 F 功 能五、 （12 分）设计一个组合逻辑电路。电路输入 DCBA 为 8421BCD 码，当输入代码所对应的十进制数能被 4 整除时，输出 L 为 1，其他情况为 0。1用或非门实现。2用 3 线-8 线译码器 74HC13
21、8 和逻辑门实现。（0 可被任何数整除，要求有设计过程，最后画出电路图）六、 （14 分）分析如图 6 所示时序逻辑电路1 写出各触发器的激励方程、输出方程2 写出各触发器的状态方程3 列出电路的状态表并画出状态图4 说明电路的逻辑功能。图 6七、 （16 分）用边沿 JK 触发器和最少的逻辑门设计一个同步可控 2 位二进制减法计数器。当控制信号 X=0 时，电路状态不变；当 X=1 时，在时钟脉冲作用下进行减 1 计数。要求计数器有一个输出信号 Z，当产生借位时 Z 为 1，其他情况 Z 为 0。八、 （12 分）时序信号产生电路如图 8 所示，CP 为 1kHz 正方波。1说明 74161
22、 和非门组成电路的逻辑功能；2对应 CP 输入波形，画出电路中 O1、 O2 的电压波形。3计算 O2 的输出脉宽 tW ；4试问 O2 的频率与 CP 的频率比是多少？5如改变 74161 数据输入，使 D3D2D1D0=1000，试问 O2 与 CP 的频率比又是多少？ R2 VC 8 4 7 6 2 3 5 5 C2 1 0.1F 1 1 CP 1 0 0 1 CET EP CP R D3 CT PE 74HC16 Q0 1 Q2 3 1 1 vO1 vO2 51k 0.1F Rd Cd 50pF 10k 2 D1 0 CP 1 2 3 4 5 6 7 8 9 图 8试卷三参考答案一、1
23、各电路输出端的波形如图 A1 所示。 A B C L1 L2 L3 L4 高 阻 图 A12 1F， DBAC 2二、逻辑函数 F1、F 2 和 F 的卡诺图如图 A2 所示。图 A2化简并变换逻辑函数 F 得 CBADCBADF 逻辑图略三、 L 1， L2真值表如表 A3 所示。电路实现全加器功能。表 A3A B C L1 L20 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1四、分析电路可得 G1 、G 0 为不同取值时的逻辑功能如表 A4 所示。表 A4G1 G0 F 功能0 0 F=X+Z
24、或逻辑1 0 F= ZX与逻辑1 0 异或逻辑1 1 XZF同或逻辑五、1真值表略，用卡诺图化简得最简的或非表达式为 BAL或非门实现的电路图如图 A5-1 所示2 变换函数 L 的表达式得 40YAC用 74HC138 实现的电路如图 A5-2 所示。 1 L A B 74HC138 Y0 1 Y2 3 Y4 5 Y6 7 E3 2 E1 A2 1 A0 & L A B C 1 0 0 图 5-1 图 5-2六、1激励方程： )(121 AQDQDnn 输出方程： 212nYA2状态方程： )(1211 nnn3状态表如表 A6 所示。状态图如图 A6 所示。10 01 Q21 0 1 A/
25、Y 0/ 0/ 0/ 0/1 1/0 1/0 1/ 1/ 图 A64电路为可逆计数器。A=0 时为加法器；A=1 时为减法器；Y 端为加法器的进位输出端和减法器的借位输出端。七、状态图如图 A7 所示。状态表如表 A7 所示。 0/ 1/0 0 01 1/ 1/0 1 10 1/0 0/ 0/ 0/ Q10 X/Y 图 A7表 A6nQ01Yn/10A=0 A=10 0 0 1 / 0 1 1 / 00 1 1 0 / 0 0 0 / 01 0 1 1 / 0 0 1 / 01 1 0 0 / 1 1 0 / 1表 A7 ZQn/12nQ12X=0 X=10 0 0 0 / 1 1 1 / 1
26、0 1 0 1 / 0 0 0 / 01 0 1 0 / 0 0 1 / 01 1 1 1 / 0 1 0 / 0激励方程为： XQKJn01XKJ0输出方程为： Zn1逻辑图及自启动检查略。八、174HC161 和非门组成四进制计数器2 O1 和 O2 的波形如图 A8 所示。 o1 CP o2 图 A83 O2 的输出脉宽 tW1.1RC=1.2ms4 02v的频率为 CP 频率的四分之一5当=D 3D2D1D0=1000 时， 02v的频率为 CP 频率的八分之一数字电子技术基础试卷( 本科) 及参考答案试卷四及其参考答案试卷四一、选择，填空题（16 分）1卡诺图如图 1-1 所示，电路
27、描述的逻辑表达式 F = 。A DCBBCBC+AD+BDD0 1 0 1 1 0 1 1 1 D A a B C F 图 1-1 2在下列逻辑部件中，不属于组合逻辑部件的是 。A译码器 B编码器C全加器 D寄存器3八路数据选择器，其地址输入端（选择控制端）有 个。A8 个 B2 个C3 个 D4 个4为将 D 触发器转换为 T 触发器，图 9.4.2 所示电路的虚线框内应是 。A或非门 B与非门C异或门 D同或门 D T CP Q 图 1-25一位十进制计数器至少需要 个触发器。A3 B4 C5 D106有一 A/D 转换器，其输入和输出有理想的线性关系。当分别输入 0V 和 5V 电压时，
28、输出的数字量为 00H 和 FFH，可求得当输入 2V 电压时，电路输出的数字量为 A80H B67H C66H D 5FH7容量是 512K8 的存储器共有 A512 根地址线，8 根数据线 B19 根地址线，8 根数据线C17 根地址线，8 根数据线 D8 根地址线，19 根数据线。8在双积分 A/D 转换器中，输入电压在取样时间 T1 内的平均值 VI 与参考电压 VREF 应满足的条件是_。A|V I|VREF| B| VI|VREF| C| VI|=|VREF| D无任何要求二、 （12 分）电路及其输入信号 A.B.C 的波形分别如图 2 所示。试画出各的输出波形。 （设触发器初态
29、为 0） A B L1 A 1 C EN 1 B C EN L2 = & C =1 A B & C & R +VC L3 1J 1K C Q B A 1 A B C 图 2三、 （12 分）由可编程逻辑阵列构成的组合逻辑电路如图 3 所示。1写出 L1、L 2 的逻辑函数表达式；2列出输入输出的真值表；3说明电路的逻辑功能。 A B C L1 L2 (MS) (LSB) 图 3四、(12 分) 某组合逻辑电路的输入、输出信号的波形如图 4 所示。1写出电路的逻辑函数表达式；2用卡诺图化简逻辑函数；3用 8 选 1 数据选择器 74HC151 实现该逻辑函数。 输 出 A B C D Z 输 入
30、 （ MSB）（ LSB）图 4五、 （16 分）分析如图 5 a 所示时序逻辑电路。 （设触发器的初态均为 0）1写出驱动方程、输出方程；2列出状态表；3对应图 b 所示输入波形，画出 Q0、Q 1 及输出 Z 的波形。 & & C1 1J 1K & & C1 1J 1K F0 F1 Q0 Q0 Q1 Q1 Z 1 & 1 X CP CP X (a) （b）图 5六、 （16 分）试用负边沿 D 触发器设计一同步时序逻辑电路，其状态图如图 6 所示。1列出状态表；2写出激励方程和输出方程；3画出逻辑电路。0 01 1 10 0/1 1/ 1/ 0/1 0/1 1/0 / 0/ X/Z Q10
31、 图 6七、 （16 分）波形产生电路如图 7 所示。1试问 555 定时器组成的是什么功能电路？计算 vo1 输出信号的周期和占空比；2试问 74LVC161 组成的是什么功能电路？列出其状态表；3画出输出电压 vo 的波形，并标出波形图上各点的电压值。4计算 vo 周期。 VREF VD RF IOUT1 I2 D9 8 7 D6 5 4 D3 2 1 D0 GND - +vo +10V A753 8 +5V CETQ3 2 Q1 0 TC P C PE D3 2 D1 0 CR 74LVC16 1 1 1 1 0 0 1 10k 68k 0.1FC 7 6 2 1 3 5 8 4 vO1
32、 0.1F R2 5 R1 图 7试卷四参考答案一、1D 2D 3C 4D 5B 6C 7B 8B二、分析电路可画出各逻辑电路的输出波形如图 A2 所示。 A B C L1 2 Q L3 图 A2三、1 CABCABLL2=AB+BC+AC2电路的真值表如表 A3 所示。表 A3A B CL1 L20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 13为 1 位全加器。A、B 分别为加数和被加数，C 为低位进位信号。L 1 为本位和，L 3 为向高位的进位。四、1 ADCBABCDABZ 2用卡诺图化简得 Z3 )6,
33、45()(m、逻辑图如图 A4 所示。 0 1 Z 74HC15 D0 1 D2 3 D4 5 D6 7 E S2 1 S0 Y A C B 0 图 A4五、1驱动方程： XQKJnn1010， XQKJnn0101输出方程： XZ2状态表如表 A5 所示。表 A5 Zn/10n01X=0 X=10 0 0 0 / 0 0 1 / 00 1 1 1 / 0 0 1 / 01 0 0 0 / 0 1 0 / 11 1 1 1 / 1 1 0 / 13Q 0、Q 1 及 Z 的波形如图 A5 所示。图 A5六、1状态表如表 A6 所示。表 A6 ZQn/10n01X=0 X=10 0 0 0 /
34、1 0 1 / 10 1 1 0 / 1 1 1 / 11 0 0 0 / 1 0 1 / 01 1 1 0 / 1 1 1 / 12激励方程 nDDX输出方程 01ZQ3逻辑图略七、1555 定时器组成多谐振荡器O1 的周期为： T=0.7 ms1)2(1R占空比为： %53q274LVC161 组成四进制计数器，其状态表入如表 A7 所示。表 A7nnQ0123 10123nnQ1 1 0 01 1 0 11 1 1 01 1 1 11 1 0 11 1 1 01 1 1 11 1 0 03 O1、 O 的波形如图 A7 所示。图 A74 O 的周期 T=4T1=4ms试卷五及其参考答案试
35、卷五六、 （11 分） 83线译码器 74138 功能表如表 6-1 所示，八选一数据选择器 74151 功能表如表 6-2 所示。试用一片 74138 和一片 74151 实现两个 3 位二进制数 A、B 的比较。要求：A=B 时，输出 F=1；否则，输出 F=0。在图 6 基础上画出连线图，并标出使电路正常工作时有用信号的电平。表 6-1 74138 功能表输 入 输 出G1 *C B A 0Y 1 2 3 4Y 5 6 7 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 11 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1
36、11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 0* B2AG表 6-2 74151 功能表输 入 互补输出选 通 选 择 输 入ES2 S1 S0 Y W10000 0 0 00 0 10 1 00 1 10 100001 0 01 0 11 1 01 1 1D0D1D2D3D4D5D6D701234567图 6七、 （12 分）异步清零同步置
37、数的同步二进制计数器 74161 的功能表如表 7 所示。由74161 和边沿 JK 触发器组成的可编程计数器如图 7 所示，该电路改变预置数 ABCDE 即可改变可编计数器的模。1试说明模的变化范围；2已知时钟信号 CP 的频率为 fo，当 ABCDE=10100 时，推导输出信号 Q4 的频率表达式。表 7 74161 功能表清零 预置 使能 时钟 预置数据输入 输出DRLEP ET CP A B C D QA QB QC QDL L L L LH L A B C D A B C DH H L 保 持H H L 保 持H H H H 计 数图 7试卷五参考答案五、1 （1）单稳态触发器，
38、T触发器（2）电压传输特性，TTL 反相器，CMOS 反相器2 30R753F 的波形见图 A5图 A5六、Y i=Di，F= W，S 2S1S0=a2a1a0CBA=b2b1b0，G 1=5V， A= B=0VE=0V七、1 320N2 oQ4f试卷六及其参考答案七、 （15 分）1将逻辑函数 ABCDDCY 化为与非与非形式；2写出 BA)(的最小项表达式；3解释“TTL”的意思，TTL 反相器与基本 BJT 反相器最大区别是什么？4将下列十进制数转换为二进制和二十进制 BCD 码；（1）20 （2）1685A/D 转换器的精度有什么意义？一个 n 位 A/D 转换器可以达到的精度为多少？
39、八、 （12 分）设计一个 2 位相同数值比较器，当两数相等时，输出 L=0，否则为 1。可以用任何门电路实现。九、 （12 分）用 74161 设计下列计数器，试分别用反馈清零法和反馈置数法构成15 进制计数器；2168 进制计数器。十、 （12 分）集成数据选择器 74151 输出端 Y 的逻辑表达式为70iiDmY式中 mi 是 CBA 的最小项。1将 74151 按图 10 a 电路连接，各输入端波形如图 10 b 所示，画出输出端 Y 的波形。2用 74151 实现逻辑功能 CAB E C B A 1 1 1 EN S2 1 S0 D0 1 D2 3 D4 5 D6 7 A0 A2
40、74HC15 Y Y Y 1 A B C E A0 2 （a ） （b）图 10十一、 （12 分）按时序逻辑电路的一般分析方法，分析图 111 所示电路：1写出各触发器的状态方程；2列出状态表、画出状态图和时序图；3分析该电路的功能。提示：可设初态 Q2Q1Q0=000。 & CP 1D Q0 Z1 F0 Z0 Z2 F2 F1 Q2 Q1 Q0 Q2 Q1 1D 1D C1 C1 C1 图 11试卷六参考答案七、1 ABCDDCY 2将函数式写成 填入卡诺图，如图 A7 所示，根据卡诺图写出最小项表达式 )15,432,107,(m D B A Y C 0 0 1 0 0 0 1 0 1
41、1 1 1 0 0 1 1 AB AC CD 图 A73TTL 表示双极型晶体管构成的逻辑门电路。基本的 BJT 反相器受基区内存储电荷和负载电容的影响，开关速度不高。TTL 反相器的输入级和输出级都可以提高开关速度，并提高带负载能力。4 （1）二进制为 10100，8421BCD 码 100000（2）二进制为 10101000，8421BCD 码 1011010005A/D 转换器的精度用来说明转换的精确程度，常用分辨率和转换误差来描述转换精度。一个 n 位 A/D 转换器的精度为满量程的 1/2n。八、 )()(01BAL，电路图（略） 。九、1反馈清零法构成 5 进制计数器如图 A9
42、a 所示。计数状态为 000100 五种状态。2反馈置数法构成 168 进制计数器如图 A9 b 所示，计数为 0101100111111111，即从 89256 共 168 个状态。 CP CET P R PE TC Q0 1 Q2 Q3 CP 7416 1 1 & D0 1 D2 3 (a) CP CET EP CR PE TC Q0 1 Q2 Q3 CP 7416(0) 0 0 1 1 1 1 1 CET EP R PE TC Q0 1 Q2 Q3CP 7416(1) 1 0 1 0 D0 1 D2 3 D0 1 D2 3 (b)图 A9十、1输出端 Y 的波形如图 A10 a 所示。2
43、由于 CBACBACBA)()( 6,5431m用 74151 实现逻辑函数 如图 A10 b 所示。 A B C E A0 2 Y E=11 A2 0 A0 0 A2 1 A0 E=1 0 A B C 0 EN S2 1 S0 D0 1 D2 3 D4 5 D6 7 74HC15 Y L=ABC+ABC+ABC Y 1 (a) (b)图 A10十一、1写出各触发器的激励方程为 nQD01， n01， nQD12代入 D 触发器的特性方程得各触发器的状态方程分别为 nn12102状态表如表 A11 所示，状态图和时序图分别如图 A11 a 和 b 所示。3由状态图可见，电路的有效状态是三位循环
44、码。从时序图可以看出，电路正常工作时，各触发器的 Q 端轮流出现一个脉冲信号，其宽度为一个 CP 周期，即 1TCP，循环周期为 3TCP，这个动作可以看作是在 CP 脉冲作用下，电路把宽度为 1TCP 的脉冲依次分配给Q0、Q 1、Q 2 各端，因此，电路的功能为脉冲分配器或节拍脉冲产生器。表 A11n01210+2nQ0 0 0 0 0 10 0 1 0 1 00 1 0 1 0 00 1 1 1 1 01 0 0 0 0 11 0 1 0 1 01 1 0 1 0 01 1 1 1 1 0 0 01 10 01 01 10 10 1 Q210 (a) CP Q0 Q2 Q1 TCP (b)图 A11
