1、1实验七 组合逻辑电路设计一、实验目的1、 掌握用小规模集成电路设计组合逻辑电路的方法。2、 熟悉用中规模集成电路设计组合逻辑电路的方法。二、实验原理组合逻辑电路在逻辑功能上的特点是：这种电路在任何时刻的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系。其电路结构基本上由逻辑门电路组成，只有从输入到输出的通路，没有从输出反馈到输入的回路，这类电路没有记忆功能。组合逻辑电路的设计就是将实际的，有因果关系的问题用一个较合理、经济、可靠的逻辑电路来实现。组合逻辑电路设计的一般过程是（1）分析事件的因果关系，并用二值逻辑的 0 与 1 列出真值表。（2）把真值表转换
2、为对应的逻辑函数。（3）根据电路的具体要求和器件的资源情况等因素选定器件的类型。（4）将逻辑函数化简或变换成与所选用的器件类型相一致。（5）根据化简或变换后的逻辑函数，画出逻辑电路图。（6）根据逻辑电路图，用选定的器件实现具体的电路装置，并进行调试完成。逻辑化简是组合逻辑电路设计的关键步骤之一。但最简设计不一定是最佳的，一般情况在保证速度，稳定可靠与逻辑关系清晰的前提下，应尽量使用最少的器件，以降低成本，减少体积。2函数式化简逻辑电路图用门电路用 MSI 组合电路或 PLD用门电路逻辑问题逻辑真值表逻辑函数式选定器件类型 函数式变换逻辑电路图图 1 组合逻辑电路的设计过程组合逻辑电路设计过程通
3、常是在理想情况下进行的，即假定一切器件均没延迟效应。但实际上并非如此，信号通过任何器件都需要一个响应时间。而且由于制造工艺上的原因，各器件的延迟时间离散性很大，因此按照理想情况设计的组合逻辑电路，在实际工作中输入信号变化时有可能产生不正常现象，这就是通常所说的冒险现象。组合逻辑电路的冒险现象是一个重要的实际问题。当设计出一个组合逻辑电路后，首先应进行静态测试，即按真值表依次改变输入变量，测得相应的输出逻辑值，验证逻辑功能后，再进行动态测试，观察是否存在冒险。如果电路存在冒险现象，但不影响电路的正常工作，就不需要采取消除冒险的措施，如果影响电路的正常工作，就必须采取措施加以消除。1 用 SSI（
4、小规模集成电路）设计组合逻辑电路若设计一个一位二进制半加器，见图 2，具体过程可如下：（1）半加器应有三个输入端两个输出端A、 B：分别为被加数、加数。S：相加的和。CO：是向高位的进位。根据二进制加法规则列出真值表，见表 1：逻辑问题逻辑真值表逻辑函数式选定器件类型函数式化简函数式变换逻辑电路图逻辑电路图3输入 输出A B S CO0 0 0 00 1 1 01 0 1 01 1 0 1(2)根据真值表写出逻辑函数S= BACO AB(3) 设对半加器所用的器件类型有限制，只能用单一类型的与非门，如 74LS00。(4) 把 S、CO 的函数式转换与所选用的器件一致，即与非与非的关系。S=
5、=BACO=AB=(5)根据与非与非形式的逻辑函数，画出逻辑电路图，见图 3。因要用到 5 个与非门，所以要选用 2 片 74LS00 芯片，并根据 74LS00 的引线排列，在逻辑图上标引线号，如 G11 表示第一个芯片的第一个门，输入引线号为 1 和 2，输入引线号为 3。标引线号为了便于接线。（a）逻辑电路图表 1 半加器真值表BCOSACO图 2 半加器逻辑符号CoOS4（b）Multisim 仿真电路图图 3 半加器逻辑电路图（6）测试逻辑电路功能，控制开关 K1、K2 ，使输入端 A、B 在高低电平之间转换，用两个显示灯显示输出 S、C O 端的电平，高电平输出时指示灯亮，低电平时
6、不亮，填入表 2，并与真值表比较。至此一位二进制半加器原理性设计已经完成。表 2输入 输出A B S CO状态 电平（V） 状态 电平(V) 电平(V) 电平(V)0 VIL 0 VIL VOL VOL0 VIL 1 VIH VOH VOL1 VIH 0 VIL VOH VOL1 VIH 1 VIH VOL VOH2、用 MSI 设计组合逻辑电路（1）用集成二进制加法器不但可以实现二个二进制数的全加，而且还可以实现二进制数的全减、相乘、8421BCD 码相加以及代码转换等。现用四位集成二进制加法器设计一个四位二进制码转换成 8421BCD 码的电路。设计思路如下。列出 4 位二进制码与 842
7、1BCD 码的对照真值表，如表 3 所示，从表中发现，当输入代码小于 1010 时，输出代码的低（个）位与输入代码完全相同；当输入代码大于等于1010 时，Y 0 和 D0 完全相同，但 D3D2D1 总比 Y4Y3Y2Y1小 3，所以，只要 D3D2D1101 时图 2-3 半加器逻辑电路图5加 011，即可获得高位代码输出 Y4Y3Y2Y1。所以可用一个四位二进制全加器集成电路来实现，如图 4 所示。图中虚线框内是一个 D3D2D1101 判别电路，当 D3D2D1101 其输出F=1，否则 F=0，这样便实现了当 D3D2D1101 时，D 3D2D1 实现加 011 得到 Y4Y3Y2
8、Y1，当 D3D2D1101 时，Y 3Y2Y1= D3D2D1，而 Y0 总是和 D0 相同。D3D2D1101 判别电路是一个组合逻辑电路，其卡诺图如图 5 所示，由此得1321323表 3 4 位二进制码与 8421BCD 码的对照真值表输入 输出（BCD 码）二进制数 十位 个位等效十进制数D3 D2 D1 D0 Y4 Y3 Y2 Y1 Y00 0 0 0 0 0 0 0 0 01 0 0 0 1 0 0 0 0 12 0 0 1 0 0 0 0 1 03 0 0 1 1 0 0 0 1 14 0 1 0 0 0 0 1 0 05 0 1 0 1 0 0 1 0 16 0 1 1 0
9、0 0 1 1 07 0 1 1 1 0 0 1 1 18 1 0 0 0 0 1 0 0 09 1 0 0 1 0 1 0 0 110 1 0 1 0 1 0 0 0 011 1 0 1 1 1 0 0 0 112 1 1 0 0 1 0 0 1 013 1 1 0 1 1 0 0 1 114 1 1 1 0 1 0 1 0 015 1 1 1 1 1 0 1 0 16(2) 数据选择器是中规模集成电路中较有用的组合逻辑器件之一。同学们可以自己尝试用数据选择器设计组合逻辑电路。三、预习要求1、 复习组合逻辑电路的设计方法；2、 仿照实验原理中给出的半加器设计方法，设计一个一位全加器，设计内容
10、包括简要设计步骤、逻辑电路、实验电路，并拟定实验步骤；3、 用四位二进制全加器 74LS83 及 74LS00 设计一个 4 位纯二进制码转换成8421BCD 码的电路。画出实验电路图，并进行 Multisim 仿真分析；4、 设计四变量奇偶判别电路，画出其逻辑电路图，并进行 Multisim 仿真分析；FD3D2D100 01 11 1001 1 1 10 0 0 00图 5FD1D2D3D0 Y0Y1Y2Y3Y4CPG/COCI000333PQ(1)(3)(8)(11)(10)(7)(4)(16)(13)(9)(6)(2)(15)(14)图 47四、实验内容请完成实验内容 1 以及实验内容
11、 2 和 3 中的一个。1、 用异或门 74LS86 和与非门 74LS00 设计一个一位二进制全加器并进行逻辑功能测试。把 A、B、C I 端按下表分别接高或低电平，用指示灯测出相应的 S、C O，记录在表 4 内，并与真值表比较。表 4输入 输出A B CI S CO状态 电平（V） 状态 电平（V） 状态 电平（V） 状态 电 平 （ V） 状态 电 平 （ V）0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 12、 用 74LS83 和 74LS00 设计一个 4 位纯二进制码转换成 8421BCD 码的电路。（1） 按预习时所设计的实验电路图建立仿真电路
12、，进行仿真分析。（2） 把 D3、D 2、D 1、D 0 端按表 5 所列分别接高或低电平，用指示灯指示相应的输出端 Y4、Y 3、Y 2、Y 1、Y 0 电压，灯亮表示高电平，不亮表示低电平，并记录在表 5 中，再与真值表比较。在用指示灯进行指示电压的时候要注意指示灯的阈值电压大小，默认值是 2.5V，可以将其改成 1.5V。3、 用八选一数据选择器 74LS151 和与非门 74LS00 设计一个四变量 (如D、C 、 B、A）奇偶判别电路。要求当 4 个输入中有奇数个高电平 1 时电路输出高电平 1，否则输出低电平 0。（1）按预习时所设计的实验电路图建立仿真电路，进行仿真分析。8（2）
13、把 4 个输入端 D、C、B、A 按表 6 所列分别接高或低电平，用指示灯指示相应的输出端 Y 电压，灯亮表示高电平，不亮表示低电平，并记录在表 6 中，再与真值表比较。表 5 表 6五、实验总结总结实验中遇到的问题及解决方法、实验注意事项等。输入 输出D C B A Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1输入（四位二进制码）输出（8421BCD 码）十位 个位D3 D2 D1 D0 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
