1、数字电子技术 复 习,1、基本逻辑门,一、小规模集成逻辑电路（SSI）,2、复合逻辑门,3、特殊逻辑门,5）三态门共用总线,二、逻辑代数和卡诺图,1、吸收律,（1）原变量的吸收,A+AB=A,（2）反变量的吸收,（3）混合变量的吸收,逻辑代数的引入目的是什么？,是表达逻辑电路和对它进行各种运算！,2、反演律（德摩根律）,3、逻辑代数的三个基本规则,（1）代入规则,B（A+C）= BA+BC,B （ A+D ）+C = B（A+D）+BC,(2) 对偶规则,（1）逻辑函数最常用的四种类型与-或式、与非-与非式、与或非式、或非-或非式。,4、逻辑函数的变换与化简,例：,转换成与-或-非式,解：,逻
2、辑代数化简的缺点：,1、表达式是否已经化到最简有时难以判定。 2、最简式可能不惟一，那么有几个不同的最简式？不易确定。,解决的最好的办法之一：卡诺图法！,五变量,最小项的性质：,例：化简,F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15),1,1,1,1,1,1,1,1,1,添卡诺图技巧！,化简后：,二、组合逻辑电路分析与设计,小规模集成（SSI）、中规模集成（MSI）,组合逻辑电路：输出仅于现时的输入有关,1）分析过程,2）设计过程,3）电路形式,三、组合逻辑电路（ MSI ）,1、编码器和优先编码器,148真值表和逻辑符号,优先级别：I7、I6I0逐
3、级下降。,2 译码器和数据分配器,1） 2-4线译码器74LS139,2） 3-8线译码器74LS138,例、用74LS138设计一个1位二进制全加器,（1）真值表,（2）表达式,（3）电路实现,3-8线译码器应用举例,3-8线译码器应用举例,例3、用74LS138设计一个数据分配器,令G1=1，G2B=0，则,3）显示译码器,例1、显示译码器74LS48,（1）真值表,（2）显示,（3）消隐、灯测试,74LS48,一位七段显示电路,多位显示时多余“0”的消隐,3 数据选择器(MUX，多路开关),从一组数据中选择一路信号进行传输的电路，称为数据选择器。,例、8-1 MUX 74LS151,（2
4、）真值表,（1）引脚,（3）表达式,应用电路举例,例1、MUX作为函数发生器,令：D1=D2=D4=D7=1，D0=D3=D5=D6=S=0，则有,4 数值比较器,5 半加器和全加器,6 多位数加法器、减法器的实现,带超前进位的四位数加法器74LS283 等等。,四、时序逻辑电路,1、触发器,1） 基本RS触发器,2） 同步RS触发器,2） 主从JK触发器,3） 边沿D触发器,特征方程,特征方程,2 时序逻辑电路的分析方法,分析步骤： 1.根据电路写驱动方程； 2.将驱动方程代入特性方程得到状态方程； 3.写出输出方程； 4.列出状态表； 5.画出状态图得到逻辑功能； *6.画出时序图（波形图
5、）； 7.文字描述功能。,例 试分析下图所示时序逻辑电路的功能,解：该电路为Mealy型同步时序逻辑电路。,（1）写驱动方程：,（2）写状态方程（驱动方程代入特性方程）：,（3）写输出方程,（4）由状态方程和输出方程可列出状态转换表,（5）由状态表画出状态转换图：,X/Z,X/Z,（6）画时序图：,（7）该电路是一个四进制可逆计数器。X=0，为加计数；X=1，为减计数。,（8）EWB仿真,减计数,加计数,3 时序逻辑电路的设计方法,设计步骤： 1.对逻辑功能进行分析，画出原始状态图； 2.列出状态表并进行状态化简； 3.状态分配（编码）； 4.选定触发器，求驱动方程和输出方程； 5.画出逻辑电
6、路图； 6.检查电路能否自起动。,例1、设计一个110序列检测器，当电路测试到该序列时输出为“1”，否则为“0”。,同步时序逻辑电路设计,X：0101100111011001010110,X：0101100111001001010110,Z：0000010000100000000001,解：1、分析逻辑并化出原始状态转换图,0/0,1/0,0/0,1/0,1/0,0/1,0/0,1/0,原始状态转换图,X/Z,2、列状态表并化简,I、状态化简,（1）等效状态,输出相同，次态相同,Sa和Sd为等效状态,输出相同，次态交错,Sb和Sc为等效状态,输出相同，次态循环（略）,等效状态可以合并！,Sa和
7、Sd等效，可以合并，用Sa来代替Sd，得简化状态表,（2）简化状态表,由简化状态表得简化状态图,1/0,0/0,0/0,1/0,1/0,0/1,3、状态分配和编码,令：Sa=00，Sb=01，Sc=11,4 选D触发器，求驱动方程和输出方程,5、由驱动方程和输出方程可画出逻辑电路,用D触发器实现,6、检查电路的能否自起动,若电路进入无效状态“10”，则由状态方程：,4、常用时序逻辑功能器件（MSI）, 计数器 寄存器和移位寄存器,I、同步二进制计数器74LS161集成计数器,1）集成计数器,（3）74LS161功能表,例、 74LS161构成任意进制计数器,1) 用异步反馈清“0”法，构成十进
8、制计数器,缺点：“1010”短暂出现，形成干扰。,2) 用同步置数法，构成十进制计数器,3）EWB仿真,四位数码寄存器,2） 寄存器和移位寄存器,i 并行 输入并行 输出寄存器,i i 移位寄存器,三种移位寄存器,左移寄存器,右移寄存器,五、半导体存储器（LSI）,1 随机读写存储器( RAM ),RAM特点：工作中，可随机对存储器的任意单元进行读、写。,按功能 分：RAM 可分为 静态、动态两类；,静态：数据写入后，不掉电数据不会丢； 动态：指数据写入后，要定时刷新，否则不掉电数据也会丢失。,2 RAM的扩展位扩展和字扩展,1） 位扩展,例 试用10241位的RAM扩展成10248的存储器。
9、,分析：（1）需要10241的RAM多少片。,寻址范围：,00 0000 0000 11 1111 1111 (000H3FFH),2） 字扩展,例 试用2564RAM扩展成10244存储器。,解： 需用的2564RAM芯片数为：,用2564RAM组成10244存储器,ROM: 工作时, 存储的内容只能读出，不能写入。它用于存放程序，固定的数据和表格等。,PROM是一种可编程序的 ROM 。,EPROM 是可以用紫外线照射擦除的ROM 。,EEPROM，Flash ROM是可以在线，电可擦除和编程的ROM 。,例 ROM的应用举例波形发生器,六、脉冲波形的产生与变换,1、多谐振荡器,2 单稳态
10、触发器,特点：电路有一个稳态和一个暂稳态。在外来触发信号作用下，电路由稳态翻转到暂稳态。经历一段时间后，电路自动返回稳态。,3、555定时器及其应用,3、555作为单稳态触发器,1）不可重复触发单稳,2） 555构成多谐振荡器,七、D/A与A/D转换器,1 D/A转换器,2、D/A转换器的输出方式,（1）单极性输出（8位）,输出Vo的极性与参考电压VREF极性正好相反！,反向输出,（2）双极性输出,偏移二进制码,例 集成DAC应用,3、 A/ D转换器,A/D转换器分为：并行比较型、逐次逼近型和双积分型三种。,1）逐次逼近型ADC,2） 双积分ADC,2) 比较阶段：积分器对-UR进行积分,代入上式得,求得,当uA0时，过零比较器输出UC=0，G门被封锁，计数器停止计数。假设此时计数器已记录了N个脉冲，则,完,
