1、13. VHDL 语言中信号定义的位置是 D 。 A. 实体中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置14. 变量是局部量可以写在 B 。 A. 实体中 B. 进程中 C. 线粒体 D. 种子体中 15. 变量和信号的描述正确的是 A 。 A. 变量赋值号是:= B. 信号赋值号是 := C. 变量赋值号是1, 4=0, OTHERS=1);QE (2), 4=E (3), 5=1, 7=E (5), OTHERS=E (4);A “11011011” B. “00101101” C. “11011001” D. “00101100” A. 表达式宽度不匹
2、配。 B. 错将设计文件存入了根目录，并将其设定成工程。C. 设计文件的文件名与实体名不一致。 D. 程序中缺少关键词。47. MAX+PLUSII 的设计文件不能直接保存在 B 。 A 硬盘 B. 根目录 C. 文件夹 D. 工程目录 48. MAXPLUSII 是哪个公司的软件 A 。 A. ALTERA B. ATMEL C. LATTICE D. XILINX 49. MAXPLUSII 不支持的输入方式是 D 。 A. 文本输入 B. 原理图输入 C. 波形输入 D. 矢量输入 50. MAXPLUSII 中原理图的后缀是 B 。 A. DOC B. GDF C. BMP D. JI
3、F 51. 在一个 VHDL 设计中 Idata 是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是53. 下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的。 A 。 A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B.原理图输入设计方法一般是一种自底向上的设计方法；C.原理图输入设计方法无法对电路进行功能描述；D.原理图输入设计方法也可进行层次化设计。54. 在一个 VHDL 设计中 idata 是一个信号，数据类型为integer，数据范围 0 to 127，下面哪个赋值语句是正确的。 C 。 A.idata
4、:= 32; B.idata set project to current file B. assignpin/location chipC. nodeenter node from SNF D. filecreate default symbol61. 在 EDA 工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为 B 。 A.仿真器 B.综合器C.适配器 D.下载器62. VHDL 文本编辑中编译时出现如下的报错信息Error: Cant open 63. 在 VHDL 的 CASE 语句中，条件句中的 “=”不是操作符号，它只相当与 B 作用。A. IF B. THEN C. AN
5、D D. OR64. 下面哪一条命令是 MAXPLUSII 软件中引脚锁定的命令 C 。A fileset project to current file Bnodeenter node from SNFC assignpin/location chip D filecreate default symbol65. 下列关于信号的说法不正确的是 C 。A . 信号相当于器件内部的一个数据暂存节点。B. 信号的端口模式不必定义，它的数据既可以流进，也可以流出。C. 在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。D. 信号在整个结构体内的任何地方都能适用。66. 下面哪一个可以用作
6、 VHDL 中的合法的实体名 D 。A. OR B. VARIABLE C. SIGNAL D. OUT167. VHDL 文本取值范围内。B. CASE 语句中必须要有 WHEN OTHERS=NULL；语句。C. CASE 语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现 。D. CASE 语句执行必须选中，且只能选中所列条件语句中的一条。70. VHDL 中,为目标变量赋值符号是 D 。A. =: B. = C. = D.:=71. 在 VHDL 中,可以用语句 D 表示检测 clock 下降沿。A. clock event B. clock event and cloc
7、k=1 C. clock=0 D. clock event and clock=072.在 VHDL 的 FOR_LOOP 语句中的循环变量是一个临时变量，属于 LOOP 语句的局部量， B 事先声明。 A. 必须B. 不必 C. 其类型要 D.其属性要73. 在 VHDL 中，语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为 A 次。A. 8 B. 7 C. 0 D.174. 在 VHDL 中，PROCESS 结构内部是由 A 语句组成的。A. 顺序 B. 顺序和并行 C. 并行 D.任何75. 执行 MAX+PLUSII 的 C 命令，可以对设计的电路进行仿真。A.Crea
8、t Default Symbol B.Compiler C.SimulatorD.Programmer76. 在 VHDL 中，PROCESS 本身是 C 语句。A. 顺序 B.顺序和并行 C.并行 D.任何77. 下面哪一个是 VHDL 中的波形编辑文件的后缀名 B 。A. gdf B. scf C. sys D. tdf78. 在元件例化语句中件符号的主要作用是 D 。A. 综合 B. 编译 C. 仿真 D.被高层次电路设计调用81.在 MAX+PLUSII 工具软件中，完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为 B 。A. 编辑 B. 编译 C. 综合 D. 编程82. VHDL 文本编辑中编译时出现如下的报错信息Error: VHDL Design File “mux21” must contain an entity of the same name其错误原因是 C 。A. 错将设计文件的后缀写成.tdf 而非.vhd 。B. 错将设计文件存入了根目录，并将其设定成工程。 C. 设计文件的文件名与实体名不一致。 D. 程序中缺少关键词。83. 执行下列语句后 Q 的值等于 D 。
