1、触发器特点：,触发器分类：,本章重点：,触发器外部逻辑功能、触发方式。,能够存储一位二进制信息的基本单元。,1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。,2. 在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。,按触发方式分：电位触发方式、主从触发方式及边沿触发方式,按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器,组合电路：,不含记忆元件,、无反馈,、输出与原来状态无关,第四章 触发器,触发器：,第四章 触发器,第一节 R-S触发器,第二节 主从触发器,第三节 边沿型触发器,第四节 触发器逻辑功能的转换,第一节 R-S触
2、发器,1,0,0,1,一、电路图与逻辑符号,（2）由两个“与非”门构成的R-S触发器电路图,两个稳定状态：,RD，SD：输入,RD、SD为1 输出不变,（1）逻辑符号,1,0,0,1,1,1,二、真值表,RD、SD同时变 为1时，输出不稳定,三、状态转换真值表及特征方程,约束条件，不 能同时为零,卡诺图,特征方程,Qn ：原状态或现态 Qn+1：新状态或次态,状态转换真值表：输入信号与原态、次态之间的关系,四、钟控R-S触发器,（1）电路图与逻辑符号,CP=0：状态不变,增加一个控制端，在其控制下，触发器的状态随输入变化。,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，
3、R=1：Qn+1=0,S=1，R=1：Qn+1= ,控制输入端R、S通过“非”门作用于 基本R-S触发器,CP=1：,基本R-S触发器 输入端均为1,（2）真值表,约束条件，不 能同时为1,（3）特征方程,CP=1，,假设CP=1时，控制输入不改变。,对脉冲宽度的要求严格：例如，构成移位寄存器时， 脉宽大于三个、小于四个“与非”门的平均延迟时间,（4）时钟控制R-S触发器逻辑功能波形图,(没有考虑门的延迟时间）,第二节 主从触发器,（一）逻辑符号,一、主从触发器,二、主从触发器,、：输入,、：异步置、置（不受限制）,钟控-触发器在CP时，、变化引起输出多次改变,：时钟控制输入,主从触发器有：触
4、发器、记数型触发器、触发器及触发器,主触发器,从触发器,（二）逻辑功能,由两个钟控触发器构成,与对应， 与对应,CP=0：从触发器接受主触发器状态并翻转稳定,CP=1:主触发器接受激励信号并翻转稳定,主从RS,n,（三）状态转换图与特征方程,（）状态转换图,状态 0,状态 1,状态转换图,（）特征方程,卡诺图中对 应格中填入1,约束条件,加入约束条件后的状态方程：,（四）J-K触发器对激励信号的要求,J-K触发器的工作波形,CP=1,若J、K变化，触发器的状态与真值表不对应。,（五）J-K触发器构成触发器,触发器的、端连接在一起形成触发器,（）逻辑符号,（）真值表,（）状态转换图,（）特征方程
5、,第三节 边沿型触发器,一、工作原理,主从触发器：CP=1,若J、K变化，触发器的状态与真值表不对应对激励信号要求严格。,二、维持-阻塞D触发器,（一）逻辑符号,D：输入,、：异步置、置,：时钟控制，上升沿触发,边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发时间的前后几个延迟时间内保持不变，便可以稳定地根据激励输入翻转。,（二）逻辑功能,，上升沿：,， ， ，,Qn+1=D,（三）状态转换图,（四）状态方程,（五）触发器的应用,（）移位寄存器,（）计数,D与状态非连接 Q在CP上升沿翻转,CP2与D1相连 Q2在Q1下降沿翻转,第四节 触发器逻辑功能的转换,一、型改型,触发器特征方程：,触发器特征方程：,比较得：,二、型改型,三、型改型,自己完成,（1）时钟控制R-S触发器,电平触发方式，当CP=1时，其状态随输入端R、S的变化而改变,（2）主从J-K触发器,（3）边沿触发器维持-阻塞D触发器,触发方式不同，逻辑功能与主从J-K触发器的相同。,Qn+1=D,小 结,（）边沿J-K触发器,要求掌握：,（1）触发器的概念,（2）电平触发、边沿触发,（3）钟控R-S、J-K、D触发器的逻辑功能,（4）触发器功能之间的转换,4-1、,4-3、,4-4、,4-6、,4-7、,4-9、,4-10、4-11、4-12、4-14,
