1、基于锁相环原理的相位噪声优化实践 钱发飞 傅小明 罗丽 紫金县职业技术学校电子电工科 中兴通讯股份有限公司 摘 要： 针对传统的相位噪声分析方法无法得到 PLL 的动态行为这一缺陷, 提出通过线性叠加的方法来分析 PLL 中噪声的动态行为;首先理论分析了 PLL 各模块的相位噪声模型以及各模块相位噪声对总的相位噪声的贡献;随后以 LMK04806 的第二级锁相环 PLL2 为例, 采用控制变量法, 使用 PLL 仿真软件进行仿真分析, 通过仿真数据说明各参数对总的相位噪声影响大小;最后结合具体实例验证了方法对PLL 相噪设计具有指导意义。关键词： 锁相环; 相位噪声; 优化实践; 作者简介：钱
2、发飞 (1977) , 男, 陕西石泉人, 讲师, 硕士, 从事电子与信息技术研究.收稿日期：2017-05-02Phase Noise Optimization Practice Based on Phase Locked LoopQIAN Fa-fei FU Xiao-ming LUO Li Office of Electronic and Electrical Englineering Zijin County Occupation Technology School; ZTE Corporation; Abstract： As it can not get the dynamic be
3、havior of PLL when using the traditional phase noise analysis method, the method of linear superposition is proposed to analyze the dynamic behavior of PLLs phase noise.Firstly, the phase noise model of each module of PLL is theoretically analyzed, and the contribution of the phase noise of each mod
4、ule to the total phase noise of the output clock is given. Then, the PLL device LMK04806 is taken as an example, the PLL simulation software is used to illustrate the influence of the parameters of PLL on the total phase noise by simulation data. Finally, a case is used to show that this method is o
5、f guiding significance for PLL design.Keyword： PLL; phase noise; optimization practice; Received： 2017-05-02时钟是通信系统工作的心脏, 时钟出现异常, 则单板无法正常工作。PLL 输出时钟指标主要包含两部分, 频率与相噪。通常输出正确的频率很容易做到, 但输出高性能的相噪, 则有很多工作要做。通信系统的传输带宽越来越高, 对相噪的要求也相应地提高。从现有文献来看, 文献1侧重解决基站时钟杂散指标的优化;文献2则重点强调电路板设计师在降低电路板、芯片和单元模块的噪声相位和抖动时, 电路设计
6、中应用的相关技术。传统的相位噪声分析方法是通过总的噪声功率与噪声带宽来量化表征 PLL 的噪声过程, 这种方法的缺陷是它无法得到 PLL 的动态行为, 并采用一种新的分析方法, 即通过线性叠加的方法分析 PLL 中噪声的动态行为。现将通过理论分析和实际案例, 给出相噪优化的方法。1 PLL 理论基础锁相是相位同步的自动控制, 能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环, 简称 PLL3。锁相环主要由相位检测器 (PD) 、电流模式的电荷泵、分频器、环路滤波器及压控振荡器 (VCO) 等部分组成, 如图 1 所示。最简单的锁相环包含有相位检测器、环路滤波器及 VCO 三部分。图 1
7、锁相环基本结构 Fig.1 Basic structure of phase locked loop 下载原图相位检测用于提取参考信号及 VCO 反馈信号的相位信息, 通过恒流源模式的电荷泵把两个不同相位的信号转化为电流信号, 再通过环路滤波器的阻抗网络, 把电流信号变换成电压信号, 对 VCO 的输出进行控制。锁相环的基本数学模型如图 2 所示:图 2 锁相环数学模型 Fig.2 Mathematical model of phase locked loop 下载原图图 2 中, K 表示相位检测常数, 是指每弧度的相位差异所产生的电流输出量, 它一般由电荷泵的特性来决定。电荷泵鉴相器的 S
8、 域等效模型为 K =Icp/2, 单位为 m A/rad。Z (s) 是表示环路滤波器的阻抗网络特性的函数。K VCO是表示VCO 的压控灵敏度, 它表示 VCO 的输出频率随压控电压的变化, VCO 的 S 域等效模型为 KVCO/s, 单位为 MHz/V。N 是 VCO 的输出频率分频到鉴相所需频率的分频数 N=FOUT/FREF1。根据此数学模型, 可得到如下关系式。正向链路增益 G (s) 为反向链路增益 H (s) 为因此可构成一个负反馈系统模型, 如图 3 所示。图 3 锁相环负反馈模型 Fig.3 Negative feedback model of phase locked
9、loop 下载原图由负反馈理论可得, 开环传递函数为闭环传递函数为开环传输函数中极点的数目称为锁相环的阶数1。误差传输函数为环路带宽定义:开环传递函数幅度等于 1 时的频率, 是环路滤波器设计的关键指标4。2 相位噪声理论分析2.1 相位噪声定义相位噪声是在频域范围内, 对信号及边带频谱功率的一种度量, 如图 4 所示, 用一个频谱信号来解释相位噪声。没有相位噪声时, 振荡器的功率都应集中在频率 f0处。当出现相位噪声时, 振荡器的部分功率将扩展到相邻的频率中去, 此时会产生边带5。由图 4 可知, 在离中心频率一定距离的偏移频率处, 边带功率滚降到 1/fm, fm是频率偏离中心频率的差值2
10、。图 4 相位波动谱密度 Fig.4 Density of phase fluctuation 下载原图相位噪声通常定义为在某一给定偏移频率处的 d Bc/Hz 值, 其中 d Bc 是以 d B为单位的该频率处 1 Hz 带宽的功率与 fo总功率的比值6。一个振荡器在某一偏移频率处的相位噪声定义为在该频率处 1 Hz 带宽内的信号功率与信号的总功率比值2。在图 4 中, 用偏移频率 fm处 1 Hz 带宽内的矩形的面积与整个功率谱曲线下包含的面积之比来表示相位噪声, 相位噪声约等于中心频率处曲线的高度与 fm处曲线的高度之差2。该曲线能够反映振荡器相位噪声变化情况和相位波动的谱密度。2.2
11、PLL 相位噪声模型设计传统的相位噪声分析, 用总的噪声功率与噪声带宽来量化表征 PLL 的噪声过程, 这种方法存在缺陷是无法得到 PLL 的动态行为。下面将通过线性叠加的方法来分析 PLL 中的噪声的动态行为。如图 5 所示, PLL 中的噪声和抖动来源于 PLL环路中的每个元件, 依据功率谱密度 (PSD) 的线性叠加特性, 采用线性叠加的方式来分析总的相位噪声大小。从图 5 中可以看出主要来源于 5 部分: in (输入参考时钟的相位噪声) 、I n (鉴相器和电荷泵的输出等效电流噪声) 、V n (环路滤波器的输出等效电压噪声) 、 n (VCO 的输出等效相位噪声) 、 d (分频器
12、的输出等效相位噪声) 。 o表示最终的频率综合器输出信号的相位噪声。最终输出的相位总噪声是每个模块的相位噪声之和, 其关系式为So (f) (输出的总的相位噪声) 主要由 5 部分相加组成:S ref, n (f) |HR (f) |为参考源分量的相位噪声, S i, n (f) |Hi (f) |为鉴相器与电荷泵分量的相位噪声, S v, n (f) |Hv (f) |为环路滤波器分量的相位噪声, S vco, n (f) |Hn (f) |为内部 VCO 分量的相位噪声, S d, n (f) |Hd (f) |为分频器分量的相位噪声。每部分由两项相加构成:其中一项为 S (f) , 表示
13、各模块的相位噪声模型;另外一项为 H (f) , 表示该项相对应的传递函数。由式 (1) , 推得各项的传递函数数学表达式如式 (7) , 参考源与分频器的传递函数为由于 G (s) 为低通滤波器, 可以得到 HR (s) 的通带模型如下:从式 (8) 可以看出, H R (s) 呈现低通滤波器特性。电荷泵鉴相器的传递函数为环路滤波器的传递函数为VCO 的传递函数为从式 (12) 可以看出, H VCO呈现高通滤波器特性。2.3 各模块相位噪声模型分析(1) 电荷泵等效输出相位噪声。采样等效噪声模型如图 6 所示。图 5 相位噪声线性分析模型 Fig.5 Linear analysis mod
14、el of phase noise 下载原图图 6 采样等效噪声模型 Fig.6 Sampling equivalent noise model 下载原图锁定时, 电荷泵输出的是采样过程, 因此采用采样原理对其进行分析:由于两项 Sin1, Sin2原理相同, 因此只对其中一项原理进行分析。依据傅里叶变换, 时域相乘相当于频域卷积, 可以得到:从表达式 (17) 可以得出:鉴相频率 fref越大, S in1f 越小, 因此提高鉴相频率可以减小相位噪声。(2) 电荷泵电流 Icp对输出电流噪声的影响。电流源噪声 (主要是 MOS 管噪声) 包含两部分, S i, thermo (热噪声) 与
15、Si, flicker (闪烁噪声) ;结论:等效输出电流噪声与电荷泵电流 Icp成正比;电荷泵对环路输出相位噪声的贡献与电荷泵电流 Icp成反比7。(3) 环路滤波器等效输出相位噪声。典型的二阶无源环路滤波模型如图 7 所示。图 7 典型的二阶无源滤波器模型 Fig.7 Typical passive filter of the two order 下载原图环路滤波器的阻抗表示如下: z和 p分别是开环传递函数的零点和极点, b=C 1/C2是电容比; z=1/R1C1;开环传递函数为其中开环增益:二阶无源锁相环环路滤波器的相位噪声函数如下:(4) VCO 等效输出相位噪声。VCO 的相位噪
16、声模型如图 8 所示, 近似分成 3 段1/f, 1/f, 噪声基底;图 8 VCO 相位噪声数学模型 Fig.8 Mathematical model of VCO phase noise 下载原图VCO 的相位噪声函数如下:当 f1=10 k Hz, f2=1 MHz, A=-89 d Bc/Hz, B=-135 d Bc/Hz, C=-165 d Bc/Hz。VCO 相位噪声曲线如图 9 所示。图 9 VCO 相位噪声曲线示例 Fig.9 Example of VCO phase noise curve 下载原图(5) 分频器等效输出相位噪声。分频器噪声模型如图 10, 1/f 噪声基底
17、:图 1 0 分频器相位噪声数学模型 Fig.10 Mathematical model of phase noise 下载原图当 f3=10 k Hz, D=-150 d Bc/Hz, E=-163dbc/Hz 时, 相位噪声曲线图 11 所示。综合以上分析, 降低各模块相位噪声总结如下:(1) 电荷泵:增加电路 Icp, 降低电荷泵锁定导通时间 Ton;(2) 滤波器:无源, 增加电荷泵电流 Icp, 降低电阻 R;有源, 降低运放的噪声;(3) 传输函数:采用最优的环路带宽 ;图 1 1 分频器相位噪声曲线示例 Fig.11 Frequency divider phase noise c
18、urve 下载原图(4) VCO:降低 KV, 采用低噪声电路结构, 全差分调谐, 二次谐波提高阻抗;(5) 分频器:降低 N, 高频时钟同步降低分频器信号的抖动。3 相位噪声实验与评价3.1 LMK04806 PLL 参数仿真分析LMK04806 是 TI 公司的一款非常优秀的 PLL 器件, 具有集成度高, 相位噪声低等特点, 在无线通信系统中大量使用。为了说明各模块噪声对该器件总的噪声影响大小, 采用对比仿真的方式来进行分析, 即在相同条件下, 只更改一个参数, 其他参数不变的情况下进行分析。下面主要对相位噪声仿真中主要的 3 个参数:环路带宽、电荷泵电流、鉴相频率进行分析。为了更好的说
19、明参数影响, 采用 LMK04806 的第二级锁相环 PLL2 仿真参数进行仿真分析, 参考源 VCXO 输出相位噪声采用标准的相位噪声模型, 内部 VCO 采用 TI 公司提供的相位噪声模型, 参考源频率 20 M, VCO 中心频率 2 500 M。通过对比仿真, 得到仿真参数数据如表 1 所示, 表格中第 1 列代表仿真参数的设置, PD 为鉴相频率, LP 为环路带宽, CP 为电荷泵电流。第 2 列代表参考源 (REF_VCXO) 相位噪声的大小, 第 3 列代表鉴相器 (PLL) 相位噪声的大小, 第4 列代表环路滤波器 (LP) 的相位噪声大小, 第 5 列代表压控振荡器 VCO
20、 的相位噪声大小, 第 6 列代表总 (ALL) 的相位噪声大小。从表 1 中可以看出, 总的噪声并不等于所有噪声相加之和, 因为要减去重复相加的底噪。表 1 对比仿真数据结果 Table 1 Comparison of simulation results 下载原表 从表 1 对比仿真结果可以得出:(1) 相同条件, 参考源质量较好的情况下, 增大环路带宽有利于减小总的相位噪声。参考源的相位噪声与 VCO 的相位噪声是互斥的, 增大环路带宽, 滤掉了VCO 的相位噪声, 但通过了参考源与鉴相器的相位噪声, 环路带宽为 200 K 的相位噪声 177.4 fs 小于 45 K 的相位噪声 21
21、1.5 fs。(2) 增大鉴相频率, 相位噪声明显减小。相同条件下, 鉴相频率为 20 M 的鉴相器的相位噪声 177.4 fs, 明显小于鉴相频率为 2 M 的鉴相器的相位噪声 477.5 fs。在提高鉴相频率的同时, 还有另一方面的杂散噪声因素需要考虑, 它正比于鉴相频率。因此, 增加鉴相频率优化了相位噪声, 但同时带来了更大的杂散噪声, 需要根据具体的 PLL 芯片来决定提高鉴相频率到什么程度。(3) 增加电荷泵电流有利于优化相位噪声。从仿真参数可以得出, 增加电荷泵电流虽然增加了鉴相器模块的相位噪声, 但总的相位噪声减小了。(4) 减小无源滤波电路中的电阻有利于减小相位噪声。3.2 典
22、型案例分析案例故障现象:某单板和其他单板对接时, 传输丢包现象严重。传输芯片使用的参考时钟由 PLL 提供, 而 PLL 器件输出时钟频率正常。通过测试输出的时钟相位噪声, 测试波形中显示输出时钟相位噪声指标较差, 换算成抖动指标为 Rms jitter=134 ps。PLL 输入参考的时钟相位噪声分析:从输入参考的相位噪声频率来看, 100 K 附近的相位噪声过大, 出现一个尖峰。而 PLL 的环路滤波器基本上没有把这段输出频率的相位噪声减小, 导致输出时钟相位噪声质量很差。因此通过优化环路带宽, 环路带宽设计远小于 100 K, 将这一段频率相位噪声衰减掉, 来提高输出频率的总相位噪声。将
23、环路带宽从 75 K 改到 8 K 之后, 相位噪声换算成抖动的 RMS jitter 值从134.459 ps 锐减到 2.374 ps, 时钟抖动明显改善, 故障消失。和其他单板对接传输一切正常, 无丢包现象。4 总结对相位噪声原理从数学角度进行了分析, 分析了 PLL 各模块的相位噪声模型以及各模块相位噪声对总的相位噪声贡献。结合相位噪声仿真软件, 对各模块的相位噪声参数设置进行了分析, 通过仿真数据来说明各参数对总的相位噪声影响大小。通过对原理的分析, 可以更清楚地认识了相位噪声仿真软件各参数的设置, 为今后实际工作中如何去优化相位噪声提供了更清晰的思路。参考文献1王雪松, 傅小明.无
24、线基站时钟链路杂散指标优化J.无线互联科技, 2015 (8) :27-29, 32WANG X S, FU X M.Stray Index Optimization of Wireless Base Station Clock LinkJ.Wireless Internet Technology, 2015 (8) :27-29, 32 2覃朝坚, 黄敏.低相位噪声信号光纤传输系统的研究与实现方案J.光通信技术, 2007 (2) :62-63QIN C J, HUANG M.Research and Implementation of Low Phase Noise Signal Fibe
25、r Transmission SystemJ.Optical Communication Technology, 2007 (2) :62-63 3刘小春, 樊晓平.锁相环技术在恒压供水同步切换中的应用J.自动化技术与应, 2008 (2) :111-112LIU X C, FAN X P.Application of Phase Locked Loop Technology in Constant Pressure Water Supply Synchronous SwitchingJ.Automation Technology and Application, 2008 (2) :111-
26、112 4徐金平.X 波段小步进频率合成器研究D.南京:东南大学, 2011XU J P.X Band Frequency Synthesizer With Small Step ResearchD.Nanjing:Southeast University, 2011 5饶维克.晶体振荡器的无源抗振研究D.成都:电子科技大学, 2011RAO W K.Research on Passive Vibration Suppression of Crystal OscillatorD.Chengdu:University of Electronic Science and Technology of
27、 China, 2011 6胡为东.相位噪声的时域测量方法J.国外电子测量技术, 2011 (9) :9-12HU W D.Method of Phase Noise Measurement in Time DomainJ.Foreign Electronic Measurement Technology, 2011 (9) :9-12 7汪陆浩.全差分电荷泵锁相环的研究与设计D.江苏镇江:江苏大学, 2011WANG L H.Research and Design of Fully Differential Charge Pump Phase Locked LoopD.Zhenjiang:Jiangsu University, 2011
