收藏 分享(赏)

数字超大规模集成电路设计 (35).pdf

上传人:职教中国 文档编号:13949914 上传时间:2022-11-09 格式:PDF 页数:11 大小:423.19KB
下载 相关 举报
数字超大规模集成电路设计 (35).pdf_第1页
第1页 / 共11页
数字超大规模集成电路设计 (35).pdf_第2页
第2页 / 共11页
数字超大规模集成电路设计 (35).pdf_第3页
第3页 / 共11页
亲,该文档总共11页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

1、25延时与输入图形的关系180nm 工艺NAND2门LI X.Y.1LI X.Y.2幻灯片 25LI X.Y.1 Li Xiangyu, 2018/9/24LI X.Y.2 out上升情况: AB同时导通比一个管子导通快;A和B只有一个1-0时,A=1下拉网络的中间节点电容也要被充电,所以A=1,B=1-0的延时比B=1,A变化的情况大。out下降的情况: B=1,A变化,下拉网络中内部节点的电容已经被放电,所以延时比B=0-1时小。AB同时变化需要A、B管都打开才开始放电,而A=1,B=0-1只需要打开B管即开始放电,由于体效应,A管的VT大于B管的VT,所以AB同时0-1延时最大。Conc

2、lusions: Estimates of delay can be fairly complex have to consider internal node capacitances and the data patterns.Li Xiangyu, 2018/9/2426延时与输入图形的关系“ 1”参与充电“ 0”“ 1”V=0(不充电)“ 0”LI X.Y.1LI X.Y.2幻灯片 26LI X.Y.1 Li Xiangyu, 2018/9/24LI X.Y.2 out上升情况: AB同时导通比一个管子导通快;A和B只有一个1-0时,A=1下拉网络的中间节点电容也要被充电,所以A=1,

3、B=1-0的延时比B=1,A变化的情况大。out下降的情况: B=1,A变化,下拉网络中内部节点的电容已经被放电,所以延时比B=0-1时小。AB同时变化需要A、B管都打开才开始放电,而A=1,B=0-1只需要打开B管即开始放电,由于体效应,A管的VT大于B管的VT,所以AB同时0-1延时最大。Conclusions: Estimates of delay can be fairly complex have to consider internal node capacitances and the data patterns.Li Xiangyu, 2018/9/24延时与输入图形的关系27

4、LI X.Y.3幻灯片 27LI X.Y.3 下降时的最坏情况是A=B=0-1且内部节点为高电平Li Xiangyu, 2018/9/2428延时与输入图形的关系上升已放电先变 1上升和输出电容一起放电先变 1同时上升和输出电容一起放电LI X.Y.1LI X.Y.2幻灯片 28LI X.Y.1 Li Xiangyu, 2018/9/24LI X.Y.2 out上升情况: AB同时导通比一个管子导通快;A和B只有一个1-0时,A=1下拉网络的中间节点电容也要被充电,所以A=1,B=1-0的延时比B=1,A变化的情况大。out下降的情况: B=1,A变化,下拉网络中内部节点的电容已经被放电,所以

5、延时比B=0-1时小。AB同时变化需要A、B管都打开才开始放电,而A=1,B=0-1只需要打开B管即开始放电,由于体效应,A管的VT大于B管的VT,所以AB同时0-1延时最大。Conclusions: Estimates of delay can be fairly complex have to consider internal node capacitances and the data patterns.Li Xiangyu, 2018/9/2429延时与输入图形的关系上升和输出电容一起放电先变 1同时上升和输出电容一起放电当输入超过 VTA( VTB)才导通当输入超过 VTB才导通L

6、I X.Y.1LI X.Y.2幻灯片 29LI X.Y.1 Li Xiangyu, 2018/9/24LI X.Y.2 out上升情况: AB同时导通比一个管子导通快;A和B只有一个1-0时,A=1下拉网络的中间节点电容也要被充电,所以A=1,B=1-0的延时比B=1,A变化的情况大。out下降的情况: B=1,A变化,下拉网络中内部节点的电容已经被放电,所以延时比B=0-1时小。AB同时变化需要A、B管都打开才开始放电,而A=1,B=0-1只需要打开B管即开始放电,由于体效应,A管的VT大于B管的VT,所以AB同时0-1延时最大。Conclusions: Estimates of delay can be fairly complex have to consider internal node capacitances and the data patterns.Li Xiangyu, 2018/9/2430精确分析逻辑门时序时应当考虑1. 充放电的等效电阻是多少?2. 内部节点的电容如何充放电 ?3. 串联管子中哪个阈值电压较高 ?4. 必要时采用 Elmore延时公式补充:内部节点电容的初始状态会对传播延时产生影响 。复杂逻辑门的延时计算非常复杂,模拟中必须小心模拟最坏情形,还必须考虑内部节点的状态

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高等教育 > 大学课件

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报