1、计算机组成原文地址：http:/ 第四章 存储器和存储系统1第四章 存储器和存储系统存储器-人 类的记忆细胞 ? 内存：? CPU可以直接控制的并可寻址的存储器? ?发展： 主要内容：? 从属的记忆 部件? 现在计 算机的核心 ? 半导体、磁盘、磁带、光 盘目前的存储设备： 4.1 分层的存储器系统4.2 几种半导体存储器 ? 待解决的 问题： 4.3 利用存储芯片构造存储系统 ? 与CPU 的匹配 4.4 提高访问存储器速度的方法 ? 应具有的特点： 4.5 外部存储器 ? 大量存储 ? 快速存取 ? 精确寻址24.1 分层的存储器系统?存储介质：能够区分两种状态，用来存储“0”和“1” 的
2、物理元件。?性能指标： 速度、容量、价格?存储容量： 存储器可以容纳的二进制信息量34.1.1存储器的分层结构速 cpu 度 高速 缓冲存储器 存储器的性能由速度、容量和价格来衡量。一 越 主机内部 般来说，速度越高，价格就越高；容量越大， 主 存 储 器 （ SRAM 来 Cache 、 DRAM ） 价格就越低；而大容量，影响了读取速度。这 越 辅助存储器（磁盘、硬盘 慢 外部设备 些年来，人们不断追求大容量、高速度、低价 、光盘、磁带存储器） 格的存储器，但各种存储器之间还存在许多的 主存 不足，所以在系统的设计上，采用了分层的存 存储器分层结构图 储结构来提高存储器系统的性能，CPU内
3、部 寄存器组外存 (带 cache的存储器层次)44.1.2 存储器系统中的主存? 主存储器是存 储系统的主体。? 主存的组成：?由地址寄存器、地址译码、 驱动电路、存储体、读写电路和数据寄存器组成。? 存储芯片和 CPU芯片可通过总线连接.54.1.2 存储器系统中的主存主存的基本组成读 写 电 路 数据 总线译码器驱动器存储体地址寄存器读 地址总线 控制电路写64.1.2 存储器系统中的主存1主存中的地址 Cpu读数据 过程 通常，主存各存储单元的位置是由地址号来表示的，而地 址总线是用来指出存储单元地址号的 2主存的性能 数据线 数据寄存器 传数据 主存的主要技术指标是存储容量和存储速度
4、。 控制线 存储容量是指主存能存放二进制代码的总数 cpu 读命令 主存 存储速度是由存取时间和存取周期来表示的。存取时间又是 地址线 地址寄存器 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 指启动一次存储器操作（读或写）到完成该操作所需的全部 时间。存取时间分读出时间和写入时间两类。 读出时间是从 存储器接收到有效地址开始，到产生有效数据输出所需的全 部时间。写入时间是从存储器接收到有效地址开始，到数据 写入被选中单元只所需的全部时间。74.1.2 存储器系统中的主存?
5、存取周期?连续启动两次独立的存储器操作（如读或写）所 需的最小间隔时间，通常存储周期大于存取时间。?存储器的带宽? 它表示每秒从存 储器进 出信息的最大数量， 单位 为字/秒或字节/秒或位/秒表示。如存取周期 为500ns ， 每个存取周期可访问16位，则它的带宽为32M 位/秒。84.1.2 存储器系统中的主存?半导体存储芯片的基本结构是采用超大规模集成电路制造工艺，可以 在一个芯片内集成具有记忆功能的存储矩阵、译码驱动电路和读写电 路等， 译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信 号，该信号由驱动线路锁定对被选中单元的操作 读写电路包括读出放大器和写入电路，用来完成读写
6、操作。 存储芯片通过地址总线、数据总线和控制总线与外部连接。 地址线是单向输入的，其位数与芯片容量有关。 数据线是双向的（有的芯片可用成对出现的数据线分别作输入或输 出），其位数与芯片数据位数有关。 地址线和数据线的位数可共同反映存储芯片的容量。? ? ? ? ?9第四章 存储器和存储系统?4.1 分层的存 储器系统?4.2 几种半导 体存储器?4.3 利用存储 芯片构造存 储系统 ?4.4 提高访问存储 器速度的方法 ?4.5 外部存储器104.2 几种半导体存储器半导体存储器芯片是采用 VLSI制造工艺，在一个芯片内集成 存储器单元 了具有记忆功能的存储矩阵、译码驱动电路和读写电路，构 成
7、了可记忆、可寻址及可读写的记忆体。 写控制 片选线 ?4.2.1 只读存储器ROM 读控制 存储芯片基本结构 ?4.2.2 静态RAM(SRAM) ?4.2.3 动态RAM(DRAM) ?地址线 ?读写控制线 数据 线 选择线?地 址 A0.An 线 地 址 译 码 存 储 数 据 控 制 电 路D0.Dm数 据 线?功能：用来选 定存储单元。 ?功能：控制存储芯片读 用来读写存储单元。 控制存储芯片工作。 /写工作 选择（输入/输出）。 ?引脚：地址引脚数取决存储单元数目。 ?ROM 引脚： 有时称为片选 ：只有输出控制信号 数据引脚数取决存取宽度。 ， 选择线 S ,负逻辑低电平有效。 C
8、S，片允许 OE CE ； ? 例： A0-A9 ?1KByte;A0-A10?2KB;1MB?220 条地址线. WR WR W ?RAM 若有多个片 选时，工作条件 为逻辑与关系。 例： ：有一个或两个读写控制信号 D0-D7 ?1Byte 称字节存储器 R/ ; 多数为 , OE、 8位， , RD 16 、 、 4、 . 1少 ?主存编址：0-3FFH可编址1K字节;?起始地址24000H，大小 4KB,最大 ?当读写信号都存在 时系统 不工作，两个信号均 为 存储芯片的容量表示：1KB8?大小1KBYTE ，输出 1时，8 DB 位； 呈高阻状态 16KB1? ?地址114.2.1
9、只读存储器ROM?(1)掩膜ROMBL0 BL1 BL2MOS ROM 行选BL3掩膜式： WL01 WL1 单 元 二极管 ROM 行选 双极型 ROM 行选 VddWL2行选 0 单WL3 元列选 行选列选 行选列选列选列选列选124.2.1 只读存储器ROM?(2)PROM浮置栅0V电极导体击穿电流+5V?(3)EPROM源极-浮置栅 漏极- -+ -+ + + - - - - - - - - - - - - - - - - - - -基片 (a) EPROM 晶体管结构二氧化硅 熔丝式PROM芯片(b) EPROM 晶体管导通状态(b) 电路结构13(a) 单元结构4.2.1 只读存储
10、器ROM?（4）电可擦写ROM （EEPROM 及Flash存储器）源极控制栅极漏极电极导体-二氧化硅基片144.2.1 只读存储器ROM?2716EPROMVpp OE CS A10 A7 A6编程控制信号 片选控制信号A0A10 VPP OE控制逻 辑 I/O 0 Y方向 译码 I/O 7I/O0I/O7数据输入输出缓冲器2716X方向 译码AO128*128 EPROM存贮矩阵CS2716EPROM逻辑框图及引脚图154.2.2 静态RAM(SRAM)存储器芯片是由单元电路组成。 不需要外加刷新电路（所以称静态RAM），工作 稳定。 ? 下图是一个静态 的基本单元电路，包含六个 MOSR
11、AM 管太多，限制了集成度。 MOS管。?A0A10 A0A14T3VccT4D0-D7目前最大的 SRAM芯片128K8 存取时间10ns ， R/W OE读线 RAM4016 RAM62256 T5 T6 主要用于Cache 。 Vss字选S 片选 WR 写线T1T216G CS片选 输出允许 D4.2.3 动态RAM(DRAM)?DRAM基本单元电路有两种三管式和单管式；读数据线2 4Vdd读选择线 T 根据存储电荷原理记忆信息。 T T 字线 电容上的电荷能够维持 2ms ，必须在2ms 内刷新。 预充信号 写数据线 T 功耗比SRAM低，集成度高，需要定时刷新电路。 Cs Cs 目前
12、主存主要由DRAM组成。3 1T数据线写选择线 三管MOS动态RAM基本单元电路单管MOS 动态 RAM基本单元电路174.2.3 动态RAM(DRAM)?EDO(extended data output)存储器对一般的DRAM进行了修 TMS4464 地址线重复 改；RAS选通的数据提前锁存在数据缓冲器中；当CAS选通 使用， 寻址 64KB 存储 行地址锁存器 A0A7 。 后数据直接输出。性能提高了 20%30% D0 D3 列地址锁存器 单元。 分72和168线，数据 宽度为32和64BitCAS列地址选通 TMS4464SDRAM (Synchronous Dynamic RAM)
13、存储器都是168线， W 写允许 数据宽度为64位。工作时钟与CPU 的外部时钟同步，传输 G输出允许 速度比EDO DRAM快。64K*4 DRAM逻辑引脚图18RAS行地址选通第四章 存储器和存储系统?4.1 分层的存 储器系统 ?4.2 几种半导体存储器?4.3 利用存储 芯片构造存 储系统?4.4 提高访问 存储器速度的方法 ?4.5 外部存储器194.3 利用存储芯片构造存储系统采用地址译码来实现在多个存储芯片上选择一个工作。MREQ# A20-18 A20-0 R/W# OE# ramsel0 3-8 译码 ramsel1 A17-0 ramsel2 ? ramsel7CPU4.3.1 利用与非门实现译码 4.3.2 256K 256K 256K 利用译码芯片实现译码 256KWE A CE WE A CE WE A CEWE A CE8D8D8D8DD7 D0 D7 D0D7 D0
