1、可编程逻辑器件设计及应用试验报告1资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。H ar bin I nstitute of Technology可编程逻辑器件设计及应用实验报告2资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。实验一 : 电路图方法设计: 异步 16 分频一、 实验内容1、熟悉 ISE M 的安装及使用2、熟悉电路图方式的输入方法;3、熟悉 ISE 环境下的波形仿真4、学习 SIE 安装过程5、建立一个新的工程(cpld 9500 系列 )6、输入电路图异步16 分频 ,如图 1-1 所示 :图 1-1二 实验结果1、 异步 16 分频电路图如图1-
2、2 所示 :1资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。图 1-22、 建立测试波形方法仿真激励图形, 如图 1-3 所示 :图 1-33、 引脚约束条件如下:NET CLK LOC = P6;NET CLR LOC = P7;NET O1 LOC = P42;NET O2 LOC = P37;2资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。NET O3 LOC = P40;NET O4 LOC = P39;4、 最终仿真结果如图1-4,1-5 所示 :图 1-4图 1-5三 实验结果讨论分析经过本次试验 , 初步掌握了 ISE 的使用方法 , 经过 ISE 自带库文件完成电路的搭建 , 实现了对输入时钟的 2 分频 , 4 分频 , 8 分频和 16 分频 , 经过最终的试验验证得到了正确的试验结果。3
