1、锁相环的原理2007-01-23 00:241锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（ PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三
2、部分组成，锁相环组成的原理框图如图8-4-1所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成 uD（ t ）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压 uC（ t ），对振荡器输出信号的频率实施控制。2锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2 所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（ 8-4-1 ）（ 8-4-2 ）式中的 0 为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模
3、拟乘法器的输出电压uD为：用低通滤波器LF 将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压（t ）。即 uC（ t ）为：uC（ 8-4-3）式中的 i 为输入信号的瞬时振荡角频率， i （ t ）和 O（ t ）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（ 8-4-4 ）则，瞬时相位差 d 为（ 8-4-5 ）对两边求微分，可得频差的关系式为（ 8-4-6）上式等于零， 说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态， uc（ t ）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输
4、出信号的频率不等，uc（ t ）随时间而变。因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率 u 以 0 为中心，随输入信号电压uc（ t ）的变化而变化。该特性的表达式为（ 8-4-6）上式说明当uc（t ）随时间而变时，压控振荡器的振荡频率 u 也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持 0= i 的状态不变。8 4 2 锁相环的应用1锁相环在调制和解调中的应用（1）调制和解调的概念为了实现信息的远距离传输，在发信端通常采用调制的方法对信号进行调制，收信端接收到信号后必须进行解调才能恢复原信号。所谓的调制就是用携
5、带信息的输入信号ui 来控制载波信号uC的参数，使载波信号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相，所以，调制有调幅（AM）、调频（ FM）和调相（ PM）三种。调 幅波的特点是频率与载波信号的频率相等，幅度随输入信号幅度的变化而变化；调频波的特点是幅度与载波信号的幅度相等，频率随输入信号幅度的变化而变化；调相波的特点是幅度与载波信号的幅度相等，相位随输入信号幅度的变化而变化。调幅波和调频波的示意图如图8-4-4所示。上图的（a）是输入信号，又称为调制信号；图（b）是载波信号，图（c ）是调幅波和调频波信号。解调是调制的逆过程，它可将调制波uO还原成原信号ui 。2
6、锁相环在调频和解调电路中的应用调频波的特点是频率随调制信号幅度的变化而变化。 由 8-4-6 式可知， 压控振荡器的振荡频率取决于输入电压的幅度。当载波信号的频率与锁相环的固有振荡频率 0 相等时，压控振荡器输出信号的频率将保持 0 不变。若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号 uc 外，还有调制信号 ui ，则压控振荡器输出信号的频率就是以 0 为中心，随调制信号幅度的变化而变化的调频波信号。 由此可得调频电路可利用锁相环来组成， 由锁相环组成的调频电路组成框图如图 8-4-5 所示。根据锁相环的工作原理和调频波的特点可得解调电路组成框图如图8-4-6 所示。3锁相环在频率合
7、成电路中的应用在现代电子技术中，为了得到高精度的振荡频率，通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变，利用锁相环、倍频、分频等频率合成技术，可以获得多频率、高稳定的振荡信号输出。输出信号频率比晶振信号频率大的称为锁相倍频器电路；锁相分频器电路。锁相倍频和锁相分频电路的组成框图如图输出信号频率比晶振信号频率小的称为8-4-7所示。图中的 N 大于 1 时，为分频电路；当01 时，为倍频电路。 FONT锁相环原理锁相环包含三个主要的部分 : 鉴相环 ( 或相位比较器 , 记为 PD或 PC): 是完成相位比较的单元 , 用来比较输入信号和基准信号的之间的相位 . 它的输出电压正比于两
8、个输入信号之相位差 . 低通滤波器 (LPF): 是个线性电路 , 其作用是滤除鉴相器输出电压中的高频分量 , 起平滑滤波的作用 . 通常由电阻、电容或电感等组成，有时也包含运算放大器。压控振荡器（ VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。 在 PLL 中，压控振荡器实际上是把控制电压转换为相位。图 1 为上述三个部分组成 PLL的方框图，它的工作过程如下：相位比较器把输入信号作为标准，将它的频率和相位与从 VCO输出端送来的信号进行比较。如果在它的工作范围内检测出任何相位（频率）差，就产生一个误差信号 V e(t) ，这个误差信号正比于输入信号和 VCO
9、输出信号之间的相位差， 通常是以交流分量调制的直流电平。 由低通滤波器滤除误差信号中的交流分量，产生信号 Vd(t) 去控制 VCO，强制 VCO朝着减小相位 / 频率误差的方向改变其频率，使输入基准信号和 VCO输出信号之间的任何频率或相位差逐渐减小直至为 0，这时我们就称环路已被锁定。如果 VCO的输出频率低于输入基准信号的频率，相位比较器的输出振幅就为正，经滤波后去控制 VCO，使其频率增加，直到两个信号的频率和相位精确同步。相反，若 VCO输出频率高于输入基准信号，相位比较器的输出会下降，使VCO锁定在输入基准信号的频率。下面较详细地介绍它的捕捉过程和跟踪状态。设 VCO在没有输入控制
10、信号时的固有振荡频率为 Wo。开机后，若相位比较器的输入信号频率 Wi 与 Wo很接近，则相位比较器将输出这两个频率信号的差拍波，因其频率很低， 它将顺利通过低通滤波器， 然后加到 VCO输入端去作控制电压，VCO受此差拍调频， 其中心频率仍为 Wo。调频信号又立即返回相位比较器中，在它的输出信号中已具有一个直流分量， 经过低通滤波器的积分作用取出来，再加到 VCO输入端，从而使 VCO的中心频率发生偏移。 这个偏移方向恰好是朝着输入信号频率 Wi 的方向移动，使相位比较器输出的差拍信号频率变得越来越低，相位差的直流分量也会越来越大。 这个逐渐变大的直流分量经低通滤波器后去控制 VCO，以更快
11、的速度使 VCO的振荡频率趋向于 Wi。上述过程以极快的速度反复循环进行，直至从量变发生质变： VCO的振荡频率由原来的 Wo变为 Wi，环路在这个频率上稳定下来，这时相位比较器的输出也由差拍波变为直流电压， 环路进入锁定状态。 这种锁定状态是环路通过频率的逐步牵引而进入的， 这个过程叫做捕捉过程。 若 Wo与 Wi 的频差太大， 环路通过频率的逐步牵引也可能始终进入不了锁定状态， 就称处于失锁状态。 这是因为Wo与 Wi 相差很大时，相位比较器输出的差拍电压的频率很高，它将被低通滤波器除掉，滤波器的输出电压基本上为 0 或保持不变，因此 VCO的输出频率也保持Wo不变，这种情况将一直持续下去
12、。对于已经锁定的环路，若输入信号的频率或相位稍有变化，立刻会在两个输入信号的相位差上反映出来， 鉴相器的输出也会随着改变并驱动 VCO的频率和相位以同样的规律跟着变化。 环路的这种状态称为跟踪状态。 因此可以说锁相环是一个相位自动控制系统， 其锁定状态的取得是靠相位差的作用， 锁定状态的维持也仍然依靠相位差的作用。以上介绍了锁相环的原理和结构，下面简单介绍 PLL 的应用。锁相环可以用于改善振荡器的频率稳定度， 用做分频倍频及频率变换等， 将它们组合起来就可以组成频率合成器锁相环具有良好的跟踪性能。若输入 FM 信号时， 让环路通带足够宽，使信号的调制频谱落在带宽之内，这时压控振荡器的频率跟踪
13、输入调制的变化。对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单地认为压控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时， 压控振荡器的频率v(t)与 FM 波的瞬时频率FM(t)相等。FM 波的瞬时角频率可表示为假设 VCO 具有线性控制特性，其斜率Kv （压控灵敏度）为（弧度秒伏），而 VCO在 Sd(t) 0 时的振荡频率为o，则当有控制电压时，VCO 的瞬时角频率为令上两式相等，即 v(t) FM(t)，可得其中o为 FM 波的载频， o为压控振荡器的固有振荡频率，两者皆为常数。 因此上式第一项为直流项，可用隔直元件消除，或者开始时已经把压
14、控振荡器的频率调整为o=o。因此上式还可进一步写成，可见，锁相环输出，除了常系数Kf Kv 之外，近似等于原调制波形f(t) ，因而达到频率解调的目的。同理，锁相环也可用于解调PM 信号，此时只需在输出端接入一个积分器就可以了。通过合理选择环路参数（主要是环路滤波器的参数）可以在满足解调要求的条件下使闭环带宽尽可能窄，以便抑制噪声。因此锁相环具有良好的噪声性能。当接收信号电平微弱，噪声成为主要考虑因素时，采用PLL 解调器可以改善解调性能，它可用于各种移动FM 电台、微波接力系统、卫星通信系统以及电视、遥测等系统中，它与普通鉴频器相比，门限改善可达 6dB，所以 PLL 解调器又称为门限扩张解
15、调器或低门限解调器。因为近来设计800-1000MHz 射频板 ,吃尽了苦头 ,一块板 ,在原理和器件没有变的情况下,做了 4-5 次电路板 ,才基本达到指标要求。以下是一些教训:1.晶振 (TCXO) 布线时 ,上下面板和周围都不要布地线.因为 TCXO 是很容易通过地线泄露的 ,如果你不小心布了大面积地,和和 ,你的周遍电路都会串过TCXO 的频率。2.电源一定要有多次滤波,不要用开关电源,用环行隔离线形电源自己做整流滤波.不要用7805 之类的烂片子,用 317 要比 7805 好一个数量级 .射频的电源要求很高,否则 ,会死的很快 ,如果自己对电源没有信心,可以先用干电池或手机电池试试
16、.在每个片子电源输入端都要加一个 0.1u 的电容退耦 .在重要的部分,还要有源退耦 .其实就是一个三极管,一个电阻和两个电容。3.VCO 的布线要特别讲究,否则 ,会有很多的串扰,FR 比相频率干扰,如果在 VCO 的下面(器件面 )布一层外圈 ,焊接面用大面积地,外圈地和大面积地用很过过孔,就会有很大的效果。4.LPF 的设计也很重要.如果要频谱好,就得老实用大电容,虽然锁定时间长,但漂亮一些 .如果用的是nF 量级的电容 ,和和 ,不好办的。5.射频地和数字地一定要分的请清楚楚的.否则 ,查起来 ,不知道干扰是什么地方来的。锁相环电路设计压控振荡器输出的频率稳定度并不能满足工程要求，输出
17、频率受芯片特性、 控制电压、温度、 以及其它外界电磁干扰等因素的影响。因此必须加入锁相环来稳定发射频率。其原理是发射频率通过反馈回路与分频电路后产生一个低频的参考频率，晶振也经过分频后产生同一个参考频率，鉴相器对两个频率比较，将二者的差值f 变化为电压 vmcos(2* *f+ ),通过 R与 V 输出差分信号，再通过低通滤波得到其直流成分，反馈到压控振荡器中，使得发射频率始终向标准信号逼近，最终被锁定在标准频率上，达到与参考晶振同样的稳定度。锁相环电路 MC145152-2 是大规模集成锁相环，集鉴相器、可编程分频器、参考分频器于一体，分频器的分频系数可由并行输入的数据控制，其内部框图如表2
18、 所示。图 2-12 MC145152 内部框图1Z1R1210.24M360 C1C220PFDS120PFR3R5470 C32KLED1102U1C4U284FOUTFOUT1FINLD287327962C5OSC INMOD CNTL10PF2326515VA0OSC OUTVCO217A1PHIRPHIR10PF228MC120225VA2PHIVPHIV245VA325C7A4101035VA5112N0GND1235VN113VCC5VN2145VN3155VN4165VN517N618N719N820N94RA05RA16RA25VMC145142C26R10R11V5VC17
19、12V50K5+1uF10KC20103104DS4DS5DS6U6R14C21BB910BB910BB9102.25K414VCCVCC1U7132R17104NCNC2L1123VCO VCOPHIR1R8R9R12TANKOUTR18 4.5KL11NCNC4C25310K10K50K105PHIVBIASAGC964.5KNCNC8LM35887104GNDGNDR15C23C242.25K104104DS7DS8DS9MC1648C19BB910BB910BB910C2712V103+1uFC22104图 2-13 锁相环电路图（ 1）参考分频参考晶振从OSCin、 OSCout 接
20、入，芯片内部的R 参考分频器提供8 种不同的分频系数，对参考信号进行分频。R 值由 RA0 ，RA1 ，RA2 设定，如表1 所示。本设计中，参考晶振为10.24MHz ，若取比较频率为10KHz ，则对其1024 分频。查下表可知设置RA2RA1 RA0 =101即可。表 1MC145152-2参考分频器分频系数选择表RA200001111RA100110011RA001010101R864128256512102411602048（ 2）可编程分频MC14512-2 的 N9 N 0 和 A 5A 0 管脚分别是N 分频器与A 分频器的编程接口，二者同时计数， N 的最大分频数为 210-
21、1=1023， A 的最大分频为26-1=63，显然要得到10KHz 的参考频率，对于 35MHz 的发射频率， MC145152 的电路无法通过直接分频实现，必须先用 ECL电路的高速分频器进行预分频，然后由MC145152 继续分频，得到 10KHz 的参考频率，并进行鉴相。为使分频系数连续可调，可编程分频电路采用的是吞咽脉冲计数法，它由ECL（非饱和型逻辑电路）的高速分频器MC12022 及 MC145152 内部的 A 减法计数器， N 减法计数器构成。如图 2-13 所示。其中 M 为锁相器的 MC 管脚，给 A 和 N 装初值后， M 输出低电平：当 A 计数器计数完毕后输出高电平
22、，并一直保持到N 计数器计数完毕后变为低电平，重复进行。单片机图 2-14 吞咽脉冲计数器原理图表 2 MC12022 的分频系数表SWMCDIVIDE RATIOHH64HL65LH128LH129如表 3 所示， MC12022 有 64， 65， 128 和 129 四种分频系数，由管脚电平SW 与 MC控制。 在本设计中， 只需用 64 和 65 分频就可满足设计要求。因而 SW 直接接高电平。 M 与锁相器的MC 相接。当M 为低电平时， MC12022 以 P 165 为分频系数，M 为高电平时则以 P 64 为分频系数。吞咽脉冲计数器开始计数时，M 的初值为0， MC12022
23、以 P+1 计数。 A 和 N 两个计数器被置入预置数并同时计数，当计到A（P+1）个输入脉冲（fo）时， A 计数器计完A 个预置数， M 变为 1，MC12022 开始以 P 计数。；此时 A 计数器被控制信号关闭，停止计数；而N 计数器中还有 N A 个数，它继续计（ N A） P 个输入脉冲后，输出一个脉冲到鉴相器 PD。此时一个工作周期结束，和 N 值被重新写入两个减法计数器，M 又变为 0，接着重复以上过程。整个过程中输入的脉冲数共有Q A（ P 1） +(N-A) P=PN+A，也就是说，该吞咽脉冲计数器的总分频系数为PN+A。可见，采用吞咽脉冲计数方式，只要适当选取N 值与 A
24、 值，就能得到任意的分频比。为实现锁相，必须有 fo/（ PN+A） = fr ， 即 fo fr （ PN+A），改变 N 和 A 的值，也能改变 fo，这就是输出频率数字化控制的原理。fo（ PN A） fr（ 64N A）10kHz 。本设计中，要使发射频率为37.5MHz 。先令 A 0， 则63N (fo/ fr A） /P=（3510 /10 10 ） /64=55.3。进而63 010100BA (fo/ fr) PN=（ 35.4 10 /1010 ） 6455 20由此可得，即给 MC145152 的 N 9 N0 和 A5 A 0 口预置相应的数值，这就实现了对发射频率的控制。（ 3）鉴相模拟鉴相器对输入其中的两个信号进行相位比较，一个是由稳定度很高的标准晶振经过分频得到的， 另一个是由压控振输出频率经分频反馈回来的，这两个信号通过鉴相后输出一个相位误差信号vvmsinsin(2t)再经过一个低通滤波器，滤去其高频成分，取出其中的误差信号得到voAd sin当时 v o Ad12控制电压与相位差成线性关系。 达到锁定状态时输出直流电压使压控振器的输出频率保持稳定。本设计采用的鉴相器集成在 MC145152-2 中，它是一种新型数字式鉴频 /鉴相集成电路，具有鉴频和鉴相功能，不需要辅助捕捉电路就能实现宽带捕捉和保持。
