收藏 分享(赏)

华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf

上传人:HR专家 文档编号:11255596 上传时间:2020-03-04 格式:PDF 页数:18 大小:577.99KB
下载 相关 举报
华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf_第1页
第1页 / 共18页
华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf_第2页
第2页 / 共18页
华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf_第3页
第3页 / 共18页
华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf_第4页
第4页 / 共18页
华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf_第5页
第5页 / 共18页
点击查看更多>>
资源描述

1、 华为模块 逻辑电平转 换设计指导 文档 版本 03 发布日 期 2014-09-30 版权所有 华为 技 术有限公 司 2014。 保留一切 权利。 未经华为 技术有 限公司 书面 同意,任 何单位 和个人 不得 擅自摘抄 、复制 本手册 内容 的部分或 全部, 并不得 以任 何形式传 播。 本手册描 述的产 品中, 可能 包含华为 技术有 限公司 及其 可能存在 的许可 人享有 版权 的软件。 除非获 得相关 权利 人的许可 ,否则 ,任何 人不 能以任何 形式对 前述软 件进 行复制、 分发、 修改、 摘录 、反编译 、反汇 编、解 密、 反向工程 、出租 、转让 、分 许可等侵 犯软件

2、 版权的 行为 ,但是适 用法禁 止此类 限制 的除外。 商标声明 、 、华为 、 是华为技术 有限 公司的商 标或者 注册商 标。 在本手册 以及本 手册描 述的 产品中, 出现的 其他商 标、 产品名称 、服务 名称以 及公 司名称, 由其各 自的所 有人 拥有。 注意 本手册描 述的产 品及其 附件 的某些特 性和功 能,取 决于 当地网络 的设计 和性能 ,以 及您安装 的软件 。某些 特性 和功能可 能由于 当地网 络运 营商或网 络服务 供应商 不支 持,或者 由于当 地网络 的设 置,或者 您安装 的软件 不支 持而无法 实现。 因此, 本手 册中的描 述可能 与您购 买的 产品

3、或其 附件并 非完全 一一 对应。 华为技术 有限公 司保留 随时 修改本手 册中任 何信息 的权 利,无需 提前通 知且不 承担 任何责任 。 责任限制 本手册中 的内容 均“按 照现 状”提供 ,除非 适用法 要求 ,华为技 术有限 公司对 本手 册中的所 有内容 不提供 任何 明示或暗 示的保 证,包 括但 不限于适 销性或 者适用 于某 一特定目 的的保 证。 在适用法 律允许 的范围 内, 华为技术 有限公 司在任 何情 况下,都 不对因 使用本 手册 相关内容 及本手 册描述 的产 品而产生 的任何 特殊的 、附 带的、间 接的、 继发性 的损 害进行赔 偿,也 不对任 何利 润、

4、数据 、商誉 或预期 节约 的损失进 行赔偿 。 在相关法 律允许 的范围 内, 在任何情 况下, 华为技 术有 限公司对 您因为 使用本 手册 描述的产 品而遭 受的损 失的 最大责任 (除在 涉及人 身伤 害的情况 中根据 适用的 法律 规定的损 害赔偿 外)以 您购 买本产品 所支付 的价款 为 限。 进出口管 制 若需将本 手册描 述的产 品( 包括但不 限于产 品中的 软件 及技术数 据等) 出口、 再出 口或者进 口,您 应遵守 适用 的进出口 管制法 律法规 。 隐私保护 为了解我 们如何 保护您 的个 人信息, 请访问 http:/ 阅读我 们的隐 私政 策。 华为模块 逻辑电

5、平 转换设 计指导 关于本文 档 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 3 关于本文档 修改记录 文档版 本 日期 章节 说明 01 2011-03-05 第一次 发布 02 2012-03-22 3.2 标题更 新为 “控 制信 号电 平转换 方法 ” 3.3 增加“GPIO 信号 电平 转换方法 ” 3.4 01 版中 的第 4 章 合入 3.4 中,并 增加 “3.4.3 驱动能 力问 题” 03 2014-09-30 3.3.2 增加实 例来 说明 串口 电平 转换。 华为模块 逻辑电平 转换设 计指导 目录 文档版本 03 (2

6、014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 4 目录 1 整体 介绍 5 2 逻辑 电平 6 2.1 逻辑 电平 6 2.2 电平 转换的 要素 . 6 3 电 平转 换电 路参考 设计 . 8 3.1 本章 概述 8 3.2 控制 信号电 平转换 方法 8 3.2.1 控 制信号 和输出 电源 接口 8 3.2.2 开 关机和 RESET 信号电平转 换 9 3.2.3 其 它控制 信号电 平转 换 10 3.3 GPIO 信号电 平转换 方 法 11 3.3.1 GPIO 接口 . 11 3.3.2 单 向单路 信号电 平转 换 . 11 3.3.3 双 向多

7、路 信号电 平转 换 13 3.4 潜在 风险分 析 . 13 3.4.1 安 全性分 析 13 3.4.2 信 号完整 性分析 . 15 3.4.3 驱 动能力 分析 16 4 附录 缩略语 18 华为模块 逻辑电 平转换 设计 指导 整体介绍 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 5 1 整 体介绍 华为模块 ( 以 下简称 DCE ,Data Communications Equipment ) 是低电 压低功 耗 工作 的无线 终端 产品 ,对外 接口 信 号的 电平 一般是 1.8 V 3.3 V 。在使 用中 ,如 果应用设

8、备(Data Terminal Equipment ,DTE ) 接 口信 号的逻辑电 平与其 不匹 配, 需要 进 行电 平转换 ,否 则在 使用 中会 存在一 定的 风险 。在电 平不匹配 的情 况下 工作 ,会 造成信 号 传输出 错; 如果 二者 电压 相差较 大, 可能 会损坏 芯片 。 本设计 指导 介 绍了 使用 华为 模块 时, 外部 接口 电平 转换电 路的 参考 设计 方法。 华为模块 逻辑电 平转换 设计 指导 逻辑电平 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 6 2 逻辑电平 2.1 逻辑电平的定义 逻辑电 平的 定

9、义 : 输入高 电平 (V IH ) :保证 逻辑门 的输 入为 高电 平时 所允许 的最 小输 入电 平, 当输 入 电 平高于 V IH 时, 则认 为输入 电平 为高 电平 ; 输入低 电平 (V IL ) :保证 逻辑门 的输 入为 低电 平时 所允许 的最 大输 入电 平, 当输入 电平低 于 V IL 时,则认 为输 入电平 为低 电平 ; 输出高 电平 (V OH ) :保 证 逻辑门 的输 出为 高电 平时 的输出 电平 的最 小值 ,逻 辑门 的输出 为高 电平 时的 电平 值都必 须大 于 此 V OH ; 输出低 电平 (V OL ) :保证 逻辑门 的输 出为 低电 平

10、时 的输出 电平 的最 大值 ,逻 辑门 的输出 为低 电平 时的 电平 值都必 须小 于 此 V OL ; 阀值电 平(V t ) :数 字电 路芯 片都存 在一 个阈 值电 平, 就是电 路能 勉强 翻转 动作 时的 电 平 。它 是一 个界于 V IL 、V IH 之间的 电压 值,CMOS 电路 的阈 值电 平, 是二分 之 一的电 源电 压值 。 如果 要保 证 输出 稳定 ,则 必须 要求 输 入高 电平 V IH ,输入 低电 平 V IH V t V IL V OL 。 I OH :逻辑门输出为高电平时的负载电流(拉电流 ) ; I OL :逻辑门输出为低电平时的负载电流(灌电

11、流 ) ; I IH :逻辑门输入为高电平时的电流(灌电流 ) ; I IL :逻辑门输入为低电平时的电流(拉电流 ) 。 2.2 电平转换的要素 电平兼 容 华为模块 逻辑电 平转换 设计 指导 逻辑电平 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 7 解决电 平转 换, 最根 本的 就是要 解决 逻辑 器件 接口 的电平 兼容 问题 。电 平兼 容原 则:V OH V IH ;V OL V IL 。 华为模块对应的硬件指南中,具体介绍了外部 I/O 口的信号电平的有效范围,请严格按照此范围 来设计电平转换电路。 电源时 序 多电源 系统 必

12、须 注意 时序 的问题 。华 为模 块要 求先 对模块 上电 开机 , 再对 GPIO 输入信 号, 否则 会造 成电 倒灌, 损坏 芯片 。 速度/频率 由于硬件 电路 上存在 RC 效应,必 然会 影响 信号 跳变速度 。对 于高 速信 号一 定要 尽量减 少 RC 效应 。 输出驱 动能 力 驱动能 力是 指对 负载 电容 的充电 能力 。华为 模块 的外 部 I/O 的驱 动能 力有 限, 为 保证对 外的驱 动能 力, 建议 增加缓 冲电 路。 路数 对于多 路信 号电 平转 换, 如 UART 、PCM 等接 口, 使用分 离器 件会 造成 布 线不 方 便,因此 建议 使用 集成

13、 器件 。 除以上 要素 之外 ,还 需考 虑硬件 电路 的成 本问 题。 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 8 3 电平转换电路参考设计 3.1 本章概述 华为模 块的 外部 接口 信号 分为数字 信号 、模 拟信 号和电源 信号 。数字 信号 包括 控 制信 号、GPIO (UART 、SPI 、PCM 以及 外部 GPIO) 、USIM 和 USB 。其 中控制 信 号、 GPIO 信号 需要 进行 电平 转换。 本章 主要 针对 这两 个信号 ,介 绍电 平转 换

14、的 方法。 本章的主 要内 容: 控制信 号电 平转 换方 法 GPIO 信号 电平 转换 方法 潜在风 险分析 3.2 控制信号电平转换方法 即使控 制信 号与 外部 信号 的电压 匹配 ,也 不建 议直 接接入 模块 ,建 议串 联一 个小于 100 的 电阻 。 如果 平台 的驱动 能力 不足 ,建 议设 计缓冲 电路 。 华为模 块接 口有 对外 输出 电源, 但是 只有 很小 的驱 动能力 (小于 10 mA ) ,可 用于电 平 转换的 参考 电平 ,但 不能 驱动外 部电 路。电 源电压 范围大约是 1.8 V 2.85 V ,不 同产 品的电 压范 围不 同。本 文统 一用 V

15、CC_IO 来表 示模块 的 对外 输出 电源 。 3.2.1 控制信号 和输出 电源接口 华为模 块的 控制 信号 包 括开/关 机、RESET 、休 眠/ 唤醒控 制和 网络 状态 控制 ,其信 号 都是单 向的 。如 表 3-1 所示: 表3-1 控制信号接口定义 No. 信号名 称 I/O 描述 1 TERM_ON I 开/ 关机 控制 管脚 2 RESET I 硬件复 位管 脚, 低 电平 有效 3 WAKEUP_IN I 模块休 眠/ 唤醒 管脚 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华

16、 为技术 有限 公司 9 No. 信号名 称 I/O 描述 WAKEUP_OUT O 4 W_DISABLE I 关闭无 线通 信, 低 电平 有效 不同产品的信号名可能不同。 本文使用 V DTE_IO 来表示应用设备(DTE )的信号电平。 3.2.2 开关机和RESET 信号电平 转换 开/关 机和 RESET 信 号都是 输 入信 号。RESET 信号 为低电 平有 效, 开/ 关 机信 号因产 品的不 同而 不同 。建议 在这些控 制信 号电路 中使用 晶体管 缓冲 电路 ,如 图 3-1 和图 3- 2 所示: 图3-1 开/ 关机( 低电平有效 ) 和 RESET 电平转换电路

17、b c e 100 nF I/O 应用设备 RESET 或开关机 DCE DTE 华为模块图3-2 开/ 关机( 高电平有效) 电平转换电路 b c e 100 应用设备 VCC_IO 开关机 DCE DTE 华为模块 I/O 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 10 3.2.3 其它控制 信号电 平转换 图3-3 WAKE_IN 信号的电平转换电路 b c e 应用设备 VCC_IO WAKE_IN I/O DCE DTE 华为模块图3-4 WAKE_OUT 信号的电平转

18、换电路 应用设备 VDTE_IO WAKE_OUT I/O DCE DTE 华为模块 b c e图3-5 W_DISABLE 信号的电平转换电路 应用设备 W_DISABLE I/O DCE DTE 华为模块W_DISABLE 是输入信号,低电平有效,二极管用于阻隔高电平信号。 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 11 3.3 GPIO 信号电平 转换方法 3.3.1 GPIO 接口 华为模 块对 外 GPIO 接口 有 UART 、SPI 、PCM 和 部分外 部 GPI

19、O (预 留给 客户开 发) , 信 号电 平与 VCC_IO 一 致,GPIO 信号 是 I/O 信号, 也可 以作 为单 向接 口。 对 于 串口 信号和 GPIO 接口 : 如果与 外部 接口 信号 的电平 兼容 ,无 需设 计电 平转 换电路 ,只需 串联 一个 10 100 的 电阻 ,以 保 持阻 抗平衡 和降低 噪声 , 连接 电路如 图 3-6 所示。 如果与外 部接 口信号 的 电平 不兼 容, 需要 设计 电平 转换电 路, 见 3.3.2 和 3.3.3 。 图3-6 DCE 与 DTE 外部信号电平兼容时的连接 应用设备 对外接口信号 I/O DCE DTE 华为模块

20、100 3.3.2 单向单路 信号电 平转换 在进行 单向 单路 信号 电平 转换时 ,建议 使用 晶体 管缓冲电路 ,如图 3-7 所示 ,如果 要 求信号 同向 ,请 增加 一级 晶体管 电路 ,如 图 3-8 所示。 图3-7 晶体管 1 级 电平转换电路 应用设备 VDTE_IO TD RD DCE DTE 华为模块 b c e 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 12 图3-8 晶体管 2 级 电平转换电路 应用设备 VDTE_IO TD VCC_IO RD DC

21、E DTE 华为模块 b c e b c e对于高 电压 信号 转低 电压 信号, 建议 使用 电阻 分压 法,如 图 3-9 所示: 图3-9 电阻分压法 电平转换 应用设备 TD RD R1 R2 DCE DTE 华为模块举例: 假设华为 模块 串口为 2.8 V ,应用 设备 为 3.3 V , 可采用 图 3-10 所示 电路 。采 用这种 电平转 换电 路的 前提 是: 华为模 块的 上电 时间 要早 于应用 设备 的 上电 时间 。 以 下 电路中 R1 为 1 k ,R2 为 5.6 k 。 图3-10 串口电平转换 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计

22、 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 13 R1 和 R2 的大小取决于 DCE 和 DTE 的电压比,推荐阻值范围是 1 k 100 k 。如果 R1 和 R2 阻值太小,会产生很大的漏电流;如果阻值太大,则会影响信号传输速率。 3.3.3 双向多路 信号电 平转换 对于双 向多 路信 号( 如 PCM 和 UART 信 号 ), 建议 采用集 成器 件, 如 图 3-11 所示。 电路中 使用 多通 路缓 冲器 芯片, 实 现双 向信 号传 输,A 端口 可以 兼容 1.65 V 3.0 V , B 端口 可以 兼容 2.3 V 5

23、.5 V 。 图3-11 多路电平转换电路 应用设备 DCE DTE 华为模块 VCC_IO VCC_A VCC_B VDTE_IO A1 GPIO GPIO GPIO GPIO A2 A3 A4 Translator B1 B2 B3 B4 I/O I/O I/O I/O3.4 潜在风险分析 在设计 电平 转换 电路 时, 除了要 考虑 电平 的兼 容性外 , 还需 考虑 安全 性 、信 号完整 性、 平台 驱动 能力 。 3.4.1 安全性分 析 利用晶 体管 开关 工作 模式 设计电 平转 换电 路时 ,可按 照图 3-12 方法 设计 电路 。 这种设 计方 法较 图 3-7 电路的优

24、 点: 信号 传输 为同 向, 图 3-7 电 路的 信号 传输 会反 向。缺 点: 这种 设计 方法 存在高 电压 通过 晶体 管倒 灌的风 险。 图3-12 晶体管同向电平转换电路 应用设备 VDTE_IO RD RD VCC_IO TD Q1 Q2 TD DCE DTE 华为模块 b c e b c e 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 14 风险分析 1. 当 V DTE_ IO VCC_IO 时 : DTE 的 TD 输出 低 电平 时,Q2 导通 ,模 块 R

25、D 输 入低 电平 , 此时 没有 风险 ; DTE 的 TD 输出 高 电平 时,Q2 截止 , 模块 RD 输入 高电平 ,此时 Q2 的 b 极 和 c 极之 间 的 PN 结会 导通 。 如果 V DTE_ IO-0.7 V VCC_IO ,那么 模块 就存在 被烧毁 的风 险。 2. 当 V DTE_ IOV DTE_ IO, 就可 能会 烧坏 主机引 脚。 3. 当 DTE 上电, 而模块 没有 上电开机 时,模 块接口的 各引脚都 无电压 ,DTE 电压 V DTE_ IO 通过 导通 Q2 的 b 极和 c 极的 PN 结叠 加 到模块 上, 有可 能导 致模 块无法 正常启

26、动开 机。 解决方案 对于模块 输出 ,DTE 输入, 建 议参 考图 3-8 ,或者 图 3-13 的设 计电 路,使用 逻 辑器件 解决 电平 兼容 问题 ,同时 也可 解决 开机 前 V DTE _IO 电流 倒灌 的 问题 。 图3-13 DTE 输 入模块输出 应用设备 VDTE_IO DCE DTE 华为模块 b c e RD TD 对于 DTE 输出 ,模 块输 入 ,建议 使用 图 3-9 所示电 阻分压 法, 或者 参考 图 3- 14 ,使用 逻辑 器件 解决 电 平兼容 问题 。 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-

27、09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 15 图3-14 DTE 输出模块输入 应用设备 VCC_IO DCE DTE 华为模块 b c e 100 RD TD3.4.2 信号完整 性分析 图 3-15 是一 个晶 体管 电平 转 换电 路, 电 平 由 1.8 V 转 至 2.85 V 。 图3-15 晶体管电平转换电路 应用设备 VDTE_IO TD VCC_IO RD DCE DTE 华为模块 b c e从表面 上看 ,DTE 的高电平 被 晶体 管的 bc 极 PN 结阻 止 ,不 会灌 入模 块,而 1.8 V 电 压 通过 PN 结也 不足 以对 DTE

28、造 成损 伤。 但是 实际测 试 信号 却出 现异 常, 如图 3-16 所示。 图3-16 上升沿信号有台阶 实际波形 理想波形 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 16 原因分析 晶体管是 由两个 PN 结组 成,当电 平发生 变化 时,PN 结的 导通 和截 止需 要一定 的 时 间,这 是由 半导 体的 特性 和电子 运动 的速 度决 定。 当模块 TD 的电 平由 低变 高时,1.8 V 电压 通过 晶 体管 的 bc 极 PN 结灌入 c 级 ;当 be 极完全

29、 截止 后,V DTE_ IO 才超 过 1.8 V 。 这使 上升 沿电 压在一 定时 间内 表现 为恒 定值, 直到超 过恒定 值。 下降沿 情况 不同 ,模块 TD 下降 在先 ,c 极 的 电压原 本 就高于 b 极 ,当 be 极 导通后 ,c 极电压 瞬间 被拉 低, 所以 不会出 现与 上升 时相 似的 情况。 这种异 常信 号电 平的 持续 时间只 与晶 体 管 PN 结特 性和电 路 RC 效应 相关, 而与信 号 的频率 无关 。如果 传输 信号 速 率很 低 (小于 300 kHz )时,不 会影 响信 号传 输 ;若信 号频率 大于 1 MHz ,则容 易出错 。 解决

30、方案 对于晶 体管 电平 转换 电路 设计, 除了 要注 意电 平安 全问题 外, 还要 注意 信号 完整性 。 对于高 速信 号, 不推 荐用 图 3-15 所示 电路 。 3.4.3 驱动能力 分析 图 3-17 所示 的电阻 分压 电路中 ,DCE 的电 平是 3.3 V ,DTE 的电 平为 2.85 V 。 图3-17 电阻分压电路 应用设备 TD RD R1 R2 DCE DTE 华为模块如果在做 软件 调试 时, 发现 DTE 无法 接收 信号 ,测试 输 入端 的信 号结 果如图 3-18 所 示。在图 中,DTE 的 RD 收到的 低电 平 L 不够 低,仅 比 高电平 H

31、低 400 mV ,即 DTE 的 RD 收到 的永 远是 高电 平。 华为模块 逻辑电 平转换 设计 指导 电平转换 电路参考 设计 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 17 图3-18 异常信号波形 DCE TD 400 mV H H L 0 V 0 V L DTE RD原因分析 DTE 无 法接 收信 号是 由于 DCE 的 CPU 驱 动电 流比较 弱 ,而 DTE 芯片 内部 有 很强的 上下拉 电阻 ,造 成 DCE 与 DTE 的阻 抗严 重不 匹配。 解决方案 可以尝 试 把 R2 去掉 ,把 R1 换成 100 , 即

32、把 DCE 的 TD 与 DTE 的 RD 直 接连通 。 再次测试 ,测 试结 果如图 3-19 所示 。 图3-19 正常信号波形 DCE TD H L 0 V H L 0 V DTE RD因此设 计电 平转 换电 阻时 ,要根 据平 台的 驱动 能力 合理选 用上 下拉 电阻 。如 果 DCE 和 DTE 的驱 动能 力相 差太 大 ,建议 使用 图 3-8 所示的 缓冲器 实现 电平 转换 。 华为模块 逻辑电平 转换设 计指导 缩略语 文档版本 03 (2014-09-30) 华为所有 和机密 版权所有 华 为技术 有限 公司 18 4 缩略语 缩略语 英文全 名 中文解 释 CMO

33、S Complementary Metal-Oxide- Semiconductor Transistor 互补型 金属 氧化 物半 导体 DCE Data Communications Equipment 数据通 信设 备 DTE Data Terminal Equipment 数据终 端设 备(应 用设 备) GPIO General-purpose Input/Output 通用输 入/ 输出 IH High Level of Input 输入高 电平 IL Low Level of Input 输入低 电平 OH High Level of Output 输出高 电平 OL Low Level of Output 输入低 电平 PCM Pulse-coded Modulation 脉冲编 码调 制 SPI Serial Peripheral Interface 串行外 设接 口 UART Universal Asynchronous Receiver Transmitter 通用异 步收 发器 VN Voltage of Noise 噪声电 压

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 学术论文 > 管理论文

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报