1、第十三章 PCI 总线接口PCI 总线接口遵守 PCI 本地总线规范 Rev. 2.3。对 PCI 复杂特性的介绍已经超出了本手册的范围。本章介绍 PCI 控制器，并提供 PCI 总线操作的基本说明。特别着重介绍该设备是如何实现 PCI规范的。关于 PCI 总线的全面说明，整合 PCI 设备的系统的设计者应参考相应的规范。注意很多可用的 PCI 文献将一个 16 位数称为 WORD（字） ，将一个 32 位数称为 DWORD（双字） 。由于它与本手册使用的术语不一致，所以本章不使用术语“字”和“双字” ，而使用位数或字节数指示确切的数。13.1 绪论PCI 控制器担当 PCI 接口与 CSB
2、之间的桥。I/O 定序器用于缓存数据。图 13-1 是 PCI 控制器的高级（high-level）结构图。图 13-1 PCI 控制器结构图13.1.1 概述MPC8349E 包括两个 PCI。如果两个都使用，则它们都为 32 位的端口。如果只使用 PCI1，则可以将其配置为一个 32 位的端口或一个 64 位的端口。本章的资料涉及 32 位和 64 位的端口，当PCI 控制器作为 32 位端口操作时，不使用其中的某些信号。注意，PCI1 支持最多五个外部主设备，PCI2 支持最多三个外部主设备。PCI2 未使用的请求信号在内部处于不活动状态，不影响仲裁器的操作。PCI 控制器通过 PCI
3、系统总线将处理器和存贮器系统与 I/O 组件连接起来。该接口即作为发起者（主）设备，也作为目标（从）设备。PCI 控制器使用一条 32 位或 64 位复用的地址/数据总线，该总线可以按最高 66MHz 的频率运行。接口提供地址和数据的奇偶校验，具有差错检测和报告功能。该接口支持三个物理地址空间64 位地址的存贮器、32 位地址的 I/O 和 PCI 配置空间。注意，MPC8349E 支持 64 位的地址/ 数据总线。PCI1 接口即可以作为 PCI 主机桥，称之为主机（host mode）模式，也可以作为 PCI 总线上的外部设备，称之为代理模式（agent mode） 。更多信息参见 13.
4、4.4.4“主机模式配置访问” 。PCI2 接口只支持主机模式。注意，当 PCI 控制器处于代理模式时，可以从 PCI 总线配置 PCI 控制器。提供了地址变换机制，在 PCI 总线和内部总线之间映射 PCI 存贮器窗口。13.1.2 特性PCI 控制器包括以下特性： 遵循 PCI 规范 Rev. 2.3。 64 位和 32 位 PCI 接口支持 PCI1 支持主机和代理模式，PCI2 只支持主机模式 支持对所有 PCI 地址空间的访问 支持 64 位双地址周期（DAC Dual-address cycle） （仅在作为目标设备时） 可从 PCI 访问内部配置寄存器 片上仲裁，在 PCI1 上
5、支持五个主设备，在 PCI2 上支持三个主设备 仲裁器支持两级优先级的请求/准许信号对 支持 PCI 到存贮器和存贮器到 PCI 流 存贮器预取 PCI 读访问，支持延迟读事务 支持处理器到 PCI 和 PCI 到存贮器写存储（write posting） 支持可选的接收事务监听 用于主机和外设之间地址映射的地址变换单元 支持奇偶校验 PCI 3.3V 兼容13.1.3 操作模式PCI 控制器的操作模式在复位时由复位配置字高端（RCWH）确定，关于 RCWH 参见 4.4.2 节“复位配置字” 。表 13-1 汇总了这些模式。表 13-1 PCI 控制器模式参数 说明 节/页主机/代理配置 为
6、 PCI1 接口选择主机模式或代理模式 4.4.2.11/4-33PCI 接口选择 选择一个 64 位的接口或两个 32 位的 PCI 接口 4.4.2.13PCI 仲裁器启用 启用片上 PCI 总线仲裁器 4.4.2.144.4.2.1513.1.3.1 主机/代理配置PCI 控制器即可以作为 PCI 主机桥（称之为主机模式） ，也可以作为 PCI 总线上的外部设备（称之为代理模式） 。注意，主机/代理模式选择在上电时确定，4.4.2.7 节“PCI 主机/ 主体配置”对此进行了总结。 （由 RCWHR Bit 0 的值确定。 ）当设备上电为主机模式时，所有进入的配置访问都被忽略（因此主设备
7、中止） 。当设备上电为代理模式时，它应答进入的配置访问。注意，在 PCI 代理模式中，在允许内向地址转换之前，PCI控制器忽略除内存映射寄存器之外的所有 PCI 存贮器访问。注意，只有主 PCI 接口（PCI1）支持代理模式。13.1.3.2 单 64 位/双 32 位接口配置可以把该接口配置为一个单 64 位的 PCI 接口或两个独立的 32 位的 PCI 接口。关于 PCI-64 配置的引脚分配见表 4-25。PCI 接口选择的初始值由 RCWHPCI64中的值确定。更多信息参见4.4.2.8 节“64 位 PCI 的配置”13.1.3.3 PCI 仲裁器配置可以把该接口配置为使用片上或片
8、外 PCI 仲裁器。PCI1 的仲裁由 RCWHPCI1ARB中的值确定，PCI2 的仲裁由 RCWHPCI2ARB中的值确定。更多信息参见 4.4.2.9 节“PCI1 仲裁器配置” 。13.2 外部信号说明表 13-2 列出了 PCI 信号的特性。表 13-2 信号的特性名称 功能 复位状态 上拉CPCI1_HS_ENUM CompactPCI1 热交换计数器 高阻 需要CPCI1_HS_ES CompactPCI1 热交换弹出开关 CPCI1_HS_LED CompactPCI1 热交换 LED 有效 M66EN 66MHz 允许 /PCI1_REQ64 PCI1 请求 64 位传输 高
9、阻 1 需要/PCI1_ACK64 PCI1 应答 64 位传输 高阻 需要PCI1_AD63:0 PCI1 地址/数据 高阻 PCI2_AD31:0 PCI2 地址/数据 高阻 PCI/n_C/BE 3:0 PCI 总线命令/字节允许 高阻 PCI1_CBE 7:0 PCI1 总线命令/ 字节允许 高阻 /PCIn_DEVSEL PCIn 设备选择 高阻 需要/PCIn_FRAME PCIn 帧周期 高阻 需要/PCI1_REQ0:4 PCI1 仲裁器请求 配置有关 输入时需要/PCI2_REQ0:2 PCI2 仲裁器请求 配置有关 输入时需要/PCI1_GNT0:4 PCI1 仲裁器准许
10、配置有关 /PCI1_GNT0:2 PCI2 仲裁器准许 配置有关 PCI1_IDSEL PCI1 初始化设备选择 /PCI1_INTA PCI1 中断 A 高阻 需要/PCIn_IRDY PCIn 发起者就绪 高阻 需要PCIn_PAR PCIn 奇偶校验 高阻 PCI1_PAR64 PCI1 奇偶校验高端 DWORD 高阻 /PCIn_PERR PCIn 奇偶校验错 高阻 需要/PCIn_RESET_OUT PCIn 复位输出 有效 /PCIn_SERR PCIn 系统错 高阻 需要/PCIn_STOP PCIn 停止 高阻 需要/PCIn_TRDY PCIn 目标设备就绪 高阻 需要1
11、注意，在 PCI 64 位主机模式中，/PCI1_REQ64 在/HESET 无效后立即有效（低） ，并一直保持有效，直到/PCI1_RESET_OUT 无效之后的一个 PCI 时钟周期为止。图 13-2 列出了外部 PCI 信号。图 13-2 PCI 接口外部信号表 13-3 包括外部 PCI 接口信号的详细说明。表 13-3 PCI1 和 PCI2 接口信号详细信号说明信号 I/O 说明CompactPCI1 热交换计数器。作为紧凑型 PCI 系统中的计数请求，用于将热交换接口连接到主机。该信号仅用于代理模式。状态含义 有效卡已插入并需要配置，或将拔出卡，需要从系统资源列表中删除。无效不需
12、要动作。CPCI1_HS_ENUM O时序 有效/无效未规定时序。CompactPCI1 热交换弹出开关。仅用于代理模式。在紧凑型PCI 系统中，该输入信号用于将热交换接口连接到弹出开关逻辑。状态含义 有效开关打开。无效开关关闭。CPCI1_HS_ES I时序 有效/无效未规定时序。CompactPCI1 热交换 LED。在紧凑型 PCI 系统中，用于将热交换接口连接到热交换 LED。该信号仅用于代理模式。状态含义 有效输出正驱动逻辑 1，点亮热交换 LED。无效输出正驱动逻辑 0，关闭热交换 LED。CPCI1_HS_LED O时序 有效/无效未规定时序。66MHz 允许。确定 PCI 接口
13、的 AC 定时。M66EN I状态含义 当 PCI1 和 PCI2 的频率相同（OCCRPCI1CROCCRPCI2CR）时：有效PCI1 接口信号使用 66MHz 的 PCI AC 定时参数。PCI2 接口信号使用 66MHz 的 PCI AC 定时参数。无效PCI1 接口信号使用 33MHz 的 PCI AC 定时参数。PCI2 接口信号使用 33MHz 的 PCI AC 定时参数。当 PCI1 和 PCI2 的频率不相同（OCCRPCI1CR0 且 OCCRPCI2CR1 或 OCCRPCI1CR1且 OCCRPCI2CR0）时：有效PCI1 接口信号使用 66MHz 的 PCI AC
14、定时参数。PCI2 接口信号使用 33MHz 的 PCI AC 定时参数。无效PCI1 接口信号使用 33MHz 的 PCI AC 定时参数。PCI2 接口信号使用 66MHz 的 PCI AC 定时参数。时序 有效/无效不变。I/O PCI 地址/数据总线。在地址周期内，这些信号包括一个物理地址。在数据周期内，这些信号包括数据字节。如果 PCI_64 为0，则不使用 PCI_AD63:32。用于双向 PCI 地址/ 数据总线的输出。状态含义 有效/无效在 PCI 事务的地址周期内代表物理地址，在 PCI 事务的数据周期内，PCI 地址/数据总线包含要写入的数据。PCI_AD7:0定义最低有效
15、字节，PCIn_AD63:56定义最高有效字节。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向 PCI 地址/ 数据总线的输入。状态含义 有效/无效在 PCI 事务的地址周期内代表要译码的地址，作为对设备选择的检查。在 PCI 事务的数据周期内代表要接收的数据。PCI_AD7:0定义最低有效字节，PCIn_AD63:56定义最高有效字节。PCIn_AD63:0I时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCI 总线命令/字节允许。用于双向命令/字节允许的输出。状态含义 有效/无效在地址周期内， PCI_CBE7:0定义总线命令。字节允许为
16、PCI 总线在数据周期内确定哪些字节通道携带有意义的数据。PCI_CBE0信号对应于最低有效字节。如果 PCI_64 为 0，则不使用 PCI_CBE7:4。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向命令/字节允许的输入。PCI/n_C/BE 7:0I状态含义 有效/无效在地址周期内， PCI_CBE7:0指示另一个主设备正在发送的命令。在 PCI 总线数据周期内，PCI_CBE7:0 指示哪些字节通道有效。如果 PCI_64 为 0，则不使用 PCI_CBE7:4。时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCIn 设备选择。用于双向
17、设备选择的输出。状态含义 有效PCIn 控制器已经译码地址，是当前访问的目标。无效PCIn 控制器已经译码地址，不是当前访问的目标。O定时 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向设备选择的输入。状态含义 有效某些 PCI 代理（不是本 PCIn 控制器）已经译码地址，是当前访问的目标。无效未选择 PCI 代理。/PCIn_DEVSELI时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCIn 帧周期信号。当前 PCI 主设备用它指示一次访问的开始及持续时间。用于双向帧的输出。状态含义 有效PCIn 控制器作为 PCI 主设备，正在启动一个总线事务
18、。当/PCI_FRAME 有效时，数据传输才可以继续进行。无效如果/PCI_IRDY 有效，则指示 PCI 事务正处于最后的数据周期；如果/PCI_IRDY 无效，则指示 PCI 总线空闲。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向帧的输入。状态含义 有效另一个 PCI 主设备正在启动一个总线事务。无效事务正处于最后的数据周期或总线空闲。/PCIn_FRAMEI定时 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCIn 仲裁器准许。当仲裁器启用时，它为该 PCIn 控制器上的输出信号。当仲裁器禁用时，它为输入信号。注意：/PCIn_GNT0 是
19、一个点到点的信号。每个主设备都有其自己的准许信号。用于双向仲裁器准许的输出。状态含义 有效PCIn 控制器将 PCI 总线的控制权授予代理 0。无效PCIn 控制器未将 PCI 总线的控制权授予代理 0。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向仲裁器准许的输入。/PCIn_GNT0I状态含义 有效外部仲裁器准许 PCIn 控制器控制 PCI 总线。无效外部仲裁器未准许 PCIn 控制器控制 PCI总线。时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。PCIn 仲裁器准许。当仲裁器启用时，它为该 PCIn 控制器上的输出信号。注意，/PCIn_GNT
20、n 是一个点到点的信号。每个主设备都有其自己的准许信号。状态含义 有效PCIn 控制器将 PCI 总线的控制权授予代理 n。无效PCIn 控制器未将 PCI 总线的控制权授予代理 n。/PCIn_GNT1:4 O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。PCI1 初始化设备选择。在代理模式中，用作 PCI 配置周期期间的片选。在主机模式中，该信号应连到低。状态含义 有效PCI1 控制器被选中进行参数配置的读写操作。无效PCI1 控制器未被选中。PCI1_IDSEL I时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。/PCI1_INTA O PCI1 中断 A。
21、状态含义 有效PCI1 控制器向 PCI 主机通告中断。无效PCI1 控制器当前未通告中断。时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCI 发起者就绪。当 PCI 控制器为 PCI 传输的发起者时，它就驱动该信号。用于双向 PCI 发起者就绪的输出。状态含义 有效PCIn 控制器作为 PCI 主设备，可以完成PCI 传输的当前数据周期。在写周期，PCIn 控制器宣告/PCIn_IRDY 有效指明数据已经载PCI163:0中。在读期间，该 PCIn 控制器宣告/PCIn_IRDY 有效，指示它准备好接收数据。无效在作为 PCI 主设备的该 PCIn 控制器可以完成当
22、前数据周期之前，PCI 目标设备需要等待。在写期间，当无法向目标设备提供有效数据时，该 PCIn 控制器宣告/PCIn_IRDY 无效，插入一个等待周期。在读期间，当无法接受来自目标设备的数据时，该 PCIn 控制器宣告/PCIn_IRDY 无效，插入一个等待周期。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向发起者就绪的输入。状态含义 有效另一个 PCI 主设备可以完成事务的当前数据周期。无效如果/PCIn_FRAME 有效，则指示来自另一个主设备的一个等待周期。如果/PCIn_FRAME无效，则指示 PCI 总线空闲。/PCIn_IRDYI时序 有效/无效按 PC
23、I 局部总线规范 Rev2.3 规定。I/O PCIn 奇偶校验。PCIn_PARO 用于双向奇偶校验的输出。状态含义 有效在地址和数据周期内，PCI_AD31:0和PCI_CBE3:0的奇校验。无效在地址和数据周期内，PCI_AD31:0和PCI_CBE3:0的偶校验。时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向奇偶校验的输入。状态含义 有效在地址和数据周期内，奇校验由另一个PCI 主设备或 PCI 目标设备驱动。无效在地址和数据周期内，偶校验由另一个PCI 主设备或 PCI 目标设备驱动。I定时 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O 高端
24、 DWORD 奇偶校验。保护数据的高 32 位和命令/ 字节允许的高 4 位的偶校验位。用于双向高端 DWORD 奇偶校验的输出。状态含义 有效在地址和数据周期内， PCI_AD63:32和 PCI_C/BE7:4信号的奇校验。无效在地址和数据周期内，对 PCI_AD63:32和 PCI_C/BE7:4信号的偶校验。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向高位 DWORD 奇偶校验的输入。状态含义 有效在读数据周期内，奇校验由另一个 PCI主设备或 PCI 目标设备驱动。无效在读数据周期内，偶校验由另一个 PCI主设备或 PCI 目标设备驱动。PCI1_PAR6
25、4I时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCIn 奇偶校验错。用于双向奇偶校验错的输出。状态含义 有效作为 PCI 代理的 PCIn 控制器检测到一个数据奇偶校验错。 （在读时由 PCI 发起者驱动，在写时由 PCI 目标设备驱动。 ）无效无错误。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向奇偶校验错的输入。状态含义 有效当该 PCIn 控制器提供数据时（在写期间该 PCIn 控制器作为 PCI 发起者，或在读期间作为PCI 目标设备） ，另一个 PCI 代理检测到一个奇偶校验错。无效无错误。/PCIn_PERRI时序 有效/无效按
26、 PCI 局部总线规范 Rev2.3 规定。I/O PCIn 总线请求。当仲裁器启用时，为该 PCIn 控制器上的输入信号。当仲裁器禁用时，为输出信号。注意，/PCIn_REQ0 是一个点到点的信号。每个主设备都有其自己的请求信号。用于双向总线请求的输出。/PCIn_REQ0O状态含义 有效PCI 控制器正在请求控制 PCI 总线，以执行一个事务。无效PCI 控制器不要求使用 PCI 总线。时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向总线请求的输入。状态含义 有效代理 0 正在请求控制 PCI 总线，以执行一个事务。无效代理 0 不要求使用 PCI 总线。I时序 有效
27、/无效按 PCI 局部总线规范 Rev2.3 规定。PCIn 总线请求。当仲裁器启用时，为该 PCIn 控制器上的输入信号。注意，/PCIn_REQn是一个点到点的信号。每个主设备都有其自己的请求信号。下面是/PCIn_REQn输入的状态含义。状态含义 有效代理 n 正在请求控制 PCI 总线，以执行一个事务。无效代理 n 不要求使用 PCI 总线。/PCI2_REQ1:4 I时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O 64 位事务请求。指示当前主设备期望使用 64 位的传输来传输数据。用于双向 64 位事务请求的输出。状态含义 有效PCI1 作为 PCI 事务的主设
28、备，期望使用所有 64 位。无效PCI1 作为 PCI 事务的主设备，在服务数据传输时只使用 32 位的数据总线。在 PCI 主机模式中，/PCI1_REQ64 在/HRESET 无效后立即有效（低） ，并一直保持有效，直到/PCI1_RESET_OUT 无效之后的一个 PCI 时钟周期为止。在 PCI 代理模式中，如果在/PORESET 无效时采样的/PCI1_REQ64 为高，将不再使用 PCI 总线的高阶位（PCI1_AD63:32、PCI1_C/BE7:4 和PCI1_PAR64） 。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向 64 位事务请求的输入。状态
29、含义 有效PCI 事务的主设备正在为事务的数据阶段请求使用完全 64 位的数据总线。无效PCI 事务的主设备在事务的数据阶段期间只使用 32 位的数据总线。/PCI1_REQ64I时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCI1 应答 64 位传输。指示当前目标设备在当前事务的数据阶段期间是否支持 64 位的传输。如果/PCI1_64 为 0，则不使用该信号。用于双向 64 位事务应答的输出。/PCI1_ACK64O状态含义 有效PCI1 作为 PCI 事务的目标设备，可以为事务的数据阶段使用完全 64 位传输。无效PCI1 作为 PCI 事务的目标设备，在服务数
30、据传输时只可以使用 32 位的数据总线。时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向 64 位事务应答的输入。状态含义 有效PCI 事务的目标设备可以为事务的数据阶段使用完全 64 位的数据总线。无效PCI 事务的目标设备在事务的数据阶段期间只可以使用 32 位的数据总线。I时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。PCIn 复位。仅在主机模式中使用该信号。在代理模式中，该信号应被断开。状态含义 有效PCI 总线上的设备正处于复位状态。无效PCI 总线上的设备正常操作。/PCIn_RESET_OUT O时序 有效/无效按 PCI 局部总线规范 Re
31、v2.3 规定。I/O PCIn 系统错误。用于双向系统错误的输出。状态含义 有效检测到地址奇偶校验错、目标设备终止（当该 PCIn 控制器作为发起者时） 、或其他系统错误（结果为灾难性错误） 。无效无错误。O定时 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向系统错误的输入。状态含义 有效某个设备（非本 PCIn 控制器）已经检测到了一个灾难性错误。无效无错误。/PCIn_SERRI时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCIn 停止。用于双向停止的输出。状态含义 有效作为 PCI 目标设备的 PCIn 控制器正在请求发起者停止当前事务。无效
32、当前事务可以继续。O时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向停止的输入。状态含义 有效目标设备正在请求作为发起者的该 PCI控制器停止当前事务。无效当前事务可以继续。/PCIn_STOPI时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。I/O PCIn 目标设备就绪。用于双向目标设备就绪的输出。/PCIn_TRDYO状态含义 有效作为 PCI 目标设备的 PCIn 控制器可以完成 PCI 事务的当前数据周期。在读期间，该 PCIn控制器宣告/PCIn_TRDY 有效，指示有效数据已经在 PCI_AD31:0上。在写期间，该 PCIn 控制器宣告/PC
33、In_TRDY 有效，指示它准备好接受数据。无效在作为 PCI 目标设备的该 PCIn 控制器可以完成当前数据阶段之前，PCI 发起者需要等待。在读期间，当无法向发起者提供有效数据时，该PCIn 控制器宣告/PCIn_IRDY 无效，插入一个等待周期。在写期间，当无法接受来自发起者的数据时，该 PCIn 控制器宣告/PCIn_IRDY 无效，插入一个等待周期。时序 有效/无效按 PCI 局部总线规范 Rev2.3 规定。用于双向目标设备就绪的输入。状态含义 有效另一个 PCI 目标设备可以完成事务的当前数据阶段。无效一个来自另一个目标设备的等待周期。I时序 有效/无效按 PCI 局部总线规范
34、Rev2.3 规定。13.3 内存映射/寄存器定义PCI 控制器拥有下列类型的寄存器： PCI 配置访问寄存器。用于从本地总线产生 PCI 配置访问。这些寄存器如表 13-4 所列，它们内存映射在本地总线上，并通过 IMMR 窗口访问。 PCI 内存映射寄存器。用于管理接收路径(inbound path)中的错误功能、通用控制和状态和地址变换控制。这些寄存器如表 13-5 所列。PCI 主设备通过 PIMMR 内向(inbound)窗口可以访问它们。注意，表 13-5 未列出发送 (outbound)地址变换寄存器，这些寄存器包括在 I/O 定序器（IOS）内存映射寄存器中。更多信息参见第十一
35、章“定序器” 。 PCI 配置空间寄存器。由 PCI 规范定义。PCI 主设备使用配置访问寄存器访问这些寄存器。13.3.3 节“PCI 配置空间寄存器”对此进行了说明。表 13-4 PCI 配置访问寄存器偏移 使用 访问 节/页PCI1 配置访问寄存器0x8300 PCI1_CONFIG_ADDRESS W 13.3.1.1/13-160x8304 PCI1_CONFIG_DATA R/W 13.3.1.2/13-160x8308 PCI1_INT_ACK R 13.3.1.3/13-16PCI2 配置访问寄存器0x8380 PCI2_CONFIG_ADDRESS W 13.3.1.1/13
36、-160x8384 PCI2_CONFIG_DATA R/W 13.3.1.2/13-160x8388 PCI2_INT_ACK R 13.3.1.3/13-16Sequencer（IOS） （11 章）定续器表 13-5 PCI 内存映射寄存器偏移 使用 访问 节/页PCI1 错误管理寄存器0x8500 PCI 错误状态寄存器（PCI_ESR） R/写入 1 清除13.3.2.1/13-160x8504 PCI 错误捕获禁止寄存器（PCI_ECDR） R/W 13.3.2.2/13-160x8508 PCI 错误允许寄存器（PCI_EER） R/W 13.3.2.3/13-160x850C
37、PCI 错误属性捕获寄存器（PCI_EATCR） R/W 13.3.2.4/13-160x8510 PCI 错误地址捕获寄存器（PCI_EACR） R 13.3.2.5/13-160x8514 PCI 错误扩展的地址捕获寄存器（PCI_EEACR） R 13.3.2.6/13-160x8518 PCI 错误数据低捕获寄存器（PCI_EDLCR） R/W 13.3.2.7/13-160x851C PCI 错误数据高捕获寄存器（PCI_EDHCR ） R/W 13.3.2.4/13-16PCI1 控制和状态寄存器0x8520 PCI 通用控制寄存器（PCI_GCR） R/W 13.3.2.9/13
38、-160x8524 PCI 错误控制寄存器（PCI_ECR ） R/W 13.3.2.10/13-160x8528 PCI 通用状态寄存器（PCI_GSR） R 13.3.2.11/13-16PCI1 接收 ATU 寄存器0x8538 PCI 内向转换地址寄存器 2（PITAR2） R/W 13.3.2.12/13-160x853C 保留 0x8540 PCI 内向基址寄存器 2（PIBAR2 ） R/W 13.3.2.13/13-160x8544 PCI 内向扩展的基址寄存器 2（PIEBAR2） R/W 13.3.2.14/13-160x8548 PCI 内向窗口属性寄存器 2（PIWAR
39、2） R/W 13.3.2.15/13-160x8550 PCI 内向转换地址寄存器 1（PITAR1） R/W 13.3.2.12/13-160x8554 保留 0x8558 PCI 内向基址寄存器 1（PIBAR1 ） R/W 13.3.2.13/13-160x855C PCI 内向扩展的基址寄存器 1（PIEBAR1） R/W 13.3.2.14/13-160x8560 PCI 内向窗口属性寄存器 1（PIWAR1） R/W 13.3.2.15/13-160x8568 PCI 内向转换地址寄存器 0（PITAR0） R/W 13.3.2.12/13-160x856C 保留 0x8570
40、PCI 内向基址寄存器 0（PIBAR0 ） R/W 13.3.2.13/13-160x8578 PCI 内向窗口属性寄存器 0（PIWAR0） R/W 13.3.2.15/13-160x857C0x85FF保留 PCI2 内存映射寄存器0x8600-0x86FFPCI2 内存映射寄存器注意：PCI2 接口的内存映射寄存器与所介绍的从 0x8500 到 0x85FF的 PCI1 的内存映射寄存器相同，只是偏移不同，从 0x8600 到0x86FF。13.3.1 PCI 配置访问寄存器本节介绍用于允许本地总线主设备访问 PCI 配置空间、以及在 PCI 总线上产生特殊周期或中断应答事务的寄存器。
41、特例提供了对 PCI 控制器内部 PCI 配置寄存器的访问。13.3.1.1 PCI_CONFIG_ADDRESS图 13-3 显示了 PCI_CONFIG_ADDRESS 寄存器的字段。图 13-3 PCI_CONFIG_ADDRESS 寄存器PCI_CONFIG_ADDRESS 寄存器包含从本地总线访问 PCI 配置空间的地址。必须先设定该寄存器，然后访问 PCI_CONFIG_DATA 执行事务。只允许 32 位的访问。如果 EN1、BN0 且 DN0，那么访问的是内部 PCI 配置寄存器，所以不在 PCI 总线上产生事务。如果 EN1、BN0、DN31、FN 7 且 RN0，写 PCI
42、_CONFIG_DATA 则产生一个特殊周期事务，读 PCI_CONFIG_DATA 则产生一个中断应答事务。表 13-6 显示了 PCI_CONFIG_ADDRESS 寄存器的位设置。表 13-6 PCI_CONFIG_ADDRESS 字段说明位 名字 说明31 EN 允许配置事务。确定要产生的事务类型。0 访问 CONFIG_DATA 寄存器时将不产生配置事务。这样的访问将作为 I/O 事务穿过，到达 PCI 总线。因为通常不希望这样，所以当 EN 位为 0 时，用户不应访问 CONFIG_DATA。1 访问 CONFIG_DATA 寄存器时将产生配置事务。3024 保留2316 BN 总
43、线号。指定将配置事务定向到哪个总线段。如果该字段为0，则产生类型 0 的配置事务，否则产生类型 1 的配置事务。1511 DN 设备号。指定将配置事务定向到哪个设备。对于类型 0 的配置事务，根据下列值，为地址周期将该字段译码为某个PCI1_IDSEL 信号。对于类型 1 的配置事务，地址周期内直接使用该字段。值 驱动为高的 AD 信号01010 3101011 1101100 1201101 1301110 1401111 1510000 1610001 1710010 1810011 1910100 2010101 2110110 2210111 2311000 2411001 25110
44、10 2611011 2711100 2811101 2911110 3011111 特殊周期/中断应答00000 内部访问其他 保留108 FN 功能号。指定将配置事务定向到多功能设备的哪个功能。在配置事务的地址阶段中直接使用该字段。72 RN 寄存器号。指定要访问的 PCI 配置空间中寄存器。10 保留13.3.1.2 PCI_CONFIG_DATA如果 PCI_CONFIG_ADDRESSEN置位，对 PCI_CONFIG_DATA 的访问通常产生 PCI 配置事务。在 PCI_CONFIG_ADDRESSEN的说明中包含某些例外。可以用 8、16 或 32 位访问该寄存器，与配置事务确
45、定的寄存器的宽度有关。图 13-4 显示了 PCI_CONFIG_DATA 寄存器的字段。图 13-4 PCI_CONFIG_DATA表 13-7 显示了 PCI_CONFIG_DAT 寄存器的位设置。表 13-7 PCI_CONFIG_DATA 字段说明位 名字 说明310 CFG_DATA 配置数据。该字段包含在 PCI 配置事务上传输的数据。13.3.1.3 PCI 中断应答寄存器（PCI_INT_ACK）读该寄存器在 PCI 总线上产生一个中断应答事务。读取的值未定义。13.3.2 PCI 内存映射的控制和状态寄存器本节介绍控制和状态寄存器。13.3.2.1 PCI 错误状态寄存器（P
46、CI_ESR PCI Error Status Register）PCI 错误状态寄存器（PCI_ESR）包括 PCI 控制器捕获的各种错误类型情况的状态位。当捕获了某种错误置位对应的错误状态位。PCI_ESR 是一个“写 1 即清除”类型的寄存器。只要写该寄存器、且对应位的位置上的数据为 1，就清除位。图 13-5 显示了 PCI_ESR 的字段。图 13-5 PCI 错误状态寄存器（PCI_ESR）表 13-8 显示了 PCI_ESR 寄存器的位设置。表 13-8 PCI_ESR 字段说明位 名字 说明0 MERR 多个错误。如果该寄存器的任何其他位为 1 且又出现了相同的错误类型，就置位
47、该位。120 保留21 APAR 地址奇偶校验错。当在非本 PCI 控制器的设备所启动的 PCI 访问上出现地址奇偶校验错时置位。22 PCISERR PCI 系统错。当在/PCI_SERR 输入信号有效时置位。关于/PCI_SERR 的更多信息参见表 13-3。23 MPERR 主设备奇偶校验错。当在本 PCI 控制器启动的写访问上/PCI_PERR 输入信号有效时或本 PCI 控制器在其启动的读访问上检测到数据奇偶校验错误时置位。24 TPERR 目标设备奇偶校验错。当本 PCI 控制器为事务的目标设备，且在读访问上/PCI_PERR 输入信号有效或在写访问上本 PCI 控制器检测到数据奇偶校验错误时置位。25 NORSP 无响应。当没有对本 PCI 控制器在 PCI 总线上启动的事务响应时置位（无/PCIn_DEVSEL 有效） 。26 TABT 目标设备中止。当本 PCI 控制器启动的事务出现 PCI 目标设备中止时置位。2731 保留13.3.2.2 PCI 错误捕获禁止寄存器（PCI_ECDR PCI Error Capture Disabl
