1、ICT 测试盲点问题不可测零件或不稳定测试程序 电容： 1.小电容并联大电容：C11nf ， C21uf （相差 10 倍以上） ， C1 C2 ， C1 无法准确测量。 2. 电容并联电感：需用交流电信号以相位分离法检测，但有误差，不易测出。(电容并联小电阻) ： 小电容 300PF：标准值易偏高，较受旁路干扰，标准值易变更、不稳。 电阻： 电阻并联电容：因为电容之充放电效应,测量值轿标准值偏低，延迟时间不可超过 500 M Sec 重复测试不可超过 5 次，测试较不稳。 电阻并联电阻：测量值 RxR1*R2(R1+R2)须修改标准值，并联电阻若有误差值，不易测试出。 电阻并联电感：在直流信
2、号源下是近似短路，所以无法被准确测出。 电阻并联跳线：所有的电流皆流经跳线，所以电阻无法被测出。 小电阻并联大电阻：大电阻无法量测。 （相差 20 倍以上） 二极管： 二极管与电感并联：二极管无法准确测量。 二极管与跳线或保险丝并联：二极管无法准确测量。 齐纳二极管( Zener Diode )：量测电压为它的崩溃电压，超过系统量测范围。二极管并联二极管：无法测量,ADSYS 可以用 DR Mode 测试,可以准确量测。 其它： 振荡器(XTAL)功能是否正常。 （振荡器是以小电容方式作量测,4MHz 以下可以量测漏件） IC 之保护二极管并联本身或其它 IC 之保护二极管，致 IC 脚空焊或
3、折脚无法量测。 单端点之线路断线无法测试。 解 决 方 案 问 题 点 类 别 系 新 他牌 电解电容极性 可测率 100%，不漏判 可测率低于 50%，会漏判 电容并联电感 测试频率达 2MHz，盲点范围较小 (测 Z 时，测量信号避开谐振点)测试频率仅 1MHz，盲点范围较大 (测 Z 时，测量信号避开谐振点) 小电容 300p 2MHz 高频信号源较易测试 除非实际线路构成测试盲点，否则测试上不成问题 仅 1MHz 信号源，较难测试 电 容 小电容并联大电容 电路原理盲点 电路原理盲点 电阻并联电容 测 Z 有机会，并联大电容较花时间 小电阻并联大电阻 测等值电阻，要靠测试精度抓大电阻问
4、题，小电阻测得到没问题 电阻并联电感 电路原理盲点 电路原理盲点 电 阻 电阻并联跳线 电路原理盲点 电路原理盲点 二极管与电感并联 电路原理盲点 电路原理盲点 二极管与跳线或保险丝并联 电路原理盲点 电路原理盲点 齐纳二极管( Zener Diode ) 电路原理盲点 电路原理盲点 二 极 体 二极管并二极管 只能当作一个测,无法 100%完整测试,另外一只反向测不出(aoi 有解) 振荡器(XTAL)功能是否正常 电路原理盲点 电路原理盲点 IC 之保护二极管并联本身或其它 IC 之保护二极管 电路原理盲点 电路原理盲点 其 它 单端点断线 要植针才会 Show 出,或断线端有可测零件时会
5、测出该组件故障,不会指示开路 PCB 板如何留测试点LAYOUT 规则 1.虽然有双面治具，但最好将被测点放在同一面。以能做成单面测试为考虑重点。 若有困难则 TOP SIZE 针点要少于 BOTTON SIZE。 2. 测点优先级：. 测试点 (Test pad) . 零件脚(Component lead) . 贯穿孔(Via hole)但不可 Mask.3. 二被测点或被测点与预钻孔之中心距不得小于 1.27mm(50mil)。以大于2.54mm(100mil)为佳。其次是 1.905mm(75mil)。 4. 被测点应离其附近零件(位于同一面者)至少 2.54mm。如为高于 3mm 零件
6、，则应至少间距 3.05mm。 5. 被测点应平均分布于 PCB 表面，避免局部密度过高。 6. 被测点直径最好能不小于 0.7mm(28mil)，如在上针板，则最好不小于1.00mm，形状以正方形较佳( 圆的也可)7. 空脚在可允许的范围内，应考虑可测试性，无测试点时，则须拉点。 8. 定位孔要求：. 每一片 PCB 须有 2 个以上之定位孔，且孔内不能沾锡。 (孔径至少 3mm). 选择以对角线，距离最远之 2 孔为定位孔。(分布于四边)9. CAD GERBER FILE 有否转换成 CAM (FAB-MASTER)兼容程序。 10. 螺丝孔边距 TEST-PAD 至少 6mm。 11.
7、 每个 NET 是否有留 TEST-PAD。 12. TEST-PAD SIZE 锡面是否为 3mil。 13. TEST-PAD TO TEST-PAD 中心点距离至少 54mil。14. TEST-PAD 距板边至少 5mm。15. SMD CHIP1206 以上零件之 PAD 边缘距 TEST-PAD 中心至少 100mil。16. SMD CHIP1206 以下零件之 PAD 边缘距 TEST-PAD 中心至少 60mil。17. SOIC 与 TEST-PAD 距离，若为横向至少距离 50mil，直向至少距离35mil。 50mil 35mil18. PCB 厚度至少要 0.62“
8、(1.35mm)，厚度少于此值之 PCB 容易板弯，需特殊处理。19. 避免将测点置于 SMT 零件上。非但可测面积太小不可靠，而且容易伤害零件。20. 避免使用过长零件脚(大于 0.17“ ；4.3mm)或过大的孔径( 大于 1.5mm)为被测点。21. 由 DEVICE UNDER TEST PADS 至 TEST PADS 的误差 ：+ 0.05mm22. 在 CONDUCT PROBE 侧的零件高度 6.5mm 以内。23. PAD 内不可有贯穿孔。24. 所有 NET LIST 须拉 TEST POINT，而不是用 VIA HOLE。25. IC & CONNECTOR 之 NC 未使用 PIN 须拉出 TEST POINT。26. TEST POINT 不可 LAY 于零件 BODY 内，不可被其它组件盖住。27. 若有版本进阶，则原有之 TEST-PAD 尽可能不变动 , 不然需重开治具。28. GUIDE PIN 为 2.8 或 3.0
