1、第四章 存储系统,主要知识点： 掌握存储器的分类及其特点，理解存储系统的层次结构 理解半导体存储器的存储信息与读写的原理、了解磁表面存储 器的读写原理 掌握用半导体存储芯片组成主存储器的方法 掌握ache和虚拟存储器的工作原理 了解磁盘存储器的结构和工作原理,重点： 存储系统的层次结构、各类存储器的特点、主存储器的组织方法（与的连接方法），,难点： 主存储器的组织方法，ache、虚拟存储器的工作原理,4.1 概述 一、存储系统的层次结构,（ 从速度、容量、成本价格 三方面及在计算机系统中承担的任务来分析：)1、主存：是CPU能直接编程访问的存储器。工作速度快，存储容量比较大，能随机访问。,2、
2、外存储器存放联机使用但暂不使用的程序和数据，CPU不能直接访问外存储器；需要使用时，必须从外存调入主存。存储容量大，速度慢，平均成本（价格/位）低。 3、高速缓冲存储器（Cache)速度很快，（可以与CPU匹配）容量小，存放的是主存部分内容的副本。,二、存储器的分类1、按存储原理分：（即不同的存储介质）（1） 磁芯存储器（2） 半导体存储器,（3）磁表面存储器磁盘、磁带、磁鼓、磁卡等（4） 光盘存储器2、按存取方式分（1） 随机存取存储器 （RAM）（2） 只读存储器 （ROM）（3）顺序存取存储器 （SAM）（4）直接存取存储器 （DAM）,4.2 半导体存储单元与存储芯片,一、六管静态MO
3、S存储元与芯片1、电路图如右：双稳触发器原理。*状态“0”：T1导通、T2截止 （A=0，B=1）*状态“1”：T2导通、T1截止 （A=1，B=0）,六管静态MOS存储元电路图,2、 读写方式：见下图读写波形图。,半导体RAM存储芯片的结构原理图,3、 静态MOS存储芯片举例,2114SRAM芯片内部结构图,（1）内部结构,下面我们对此SRAM存储器的组成做一下具体介绍：存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。 地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式。下
4、表是地址译码的两种方式,2、引脚与功能（1）地址线（10根）A9-A0（2）数据线（4根）1/O4-I/O1（3）片选线（1根）CS（4）读写线（1根）WE（5）电源、地线（2根） VCC 、GND,CS=0时，芯片可以读写 CS=1时，芯片数据线为高阻态 WE=0 ， 写操作 WE=1， 读操作,2114的读周期,读周期与读出时间是两个不同的概念。读出时间：是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期：是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。,（3）读写时序,二、动态MOS存储单元与芯片,1、单管动态MOS 存储元（1）电路图
5、如右：电容充放电原理。*状态“1”：电容C上有电荷（充电的结果）*状态“0”：电容C上无电荷（放电的结果） （2） 读写原理,单管动态MOS 存储元电路,（1）暂存信息状态：字线 Z=0（低电平），管子 T 截止，电容C与位线W断开，电容C上若有电荷，则暂存信息“1”，若无电荷，存信息“0”。（2）写入：字线 Z=1（高电平），管子 T 导通，位线W与电容C接通。若写“1”，则W线上加高电平，对C充电-即写入“1”若写“0”，则W线上加低电平，C对W线放电-即写入“0”。（3） 读出：先对W线预充电，使分布电容C上电压 VM=(VH +VL)/2。然后，字线 Z=1， T 导通，位线W与电容C
6、接通。若原存“1”，则C上有电荷，电压大于VM，此时C对W线放电， W线上有电流流出- 读出“1”； 若原存“0”，则C上无电荷，电压小于VM，此时W线对C放电， W线上有电流流出- 读出“0”。,2、 DRAM 芯片举例 （1） 2164芯片的内部结构图,（2）芯片引脚与功能8根地址线：A7-A0， 地址采用“分时复用”技术。行选信号：RAS列选信号：CAS（3）读写时序,读 周 期,三种刷新方式的时间关系,DRAM的刷新电路的原理图,（主存储器的基本结构）,4.3 主存储器组织,用存储器芯片组织成一个满足实际需要的存储器，应解决以下的问题：（1）存储器地址范围的确定：寻址逻辑，片选逻辑。,
7、（2）存储芯片类型的确定：固化区（ROM）、工作区（SRAM、DRAM）。,（3） 存储器与CPU的连接、匹配：通过三总线（AB、DB、CB）连接，驱动。,（4）主存储器的校验：奇偶校验、海明校验。,一、半导体存储器的逻辑结构与设计0、基本知识：存储容量的表示方法 ：字数（或字节数） 位数 例： 64K 16 、 1M 8 、 4MB字寻址、 字/字节寻址的概念。1、位扩展方式当芯片的字长小于存储器的字长时，采用位扩展。位扩展法的要点：各芯片的数据线与CPU数据线的各对应位采用拼接（不能将各芯片的数据线串在一起连接）-称之为“位的并联”，而各芯片的片选线应连在一起，合用一个片选信号。,位扩展法
8、组成的 1K*16 的存储器,见下面的例子： 用4片1K*4的2114芯片组成一个1K*16的存储器。,2、字扩展方式当芯片的容量小于存储器的容量时，采用字扩展。字扩展法的要点：各芯片的数据线与CPU数据线的各对应位串接在一起，各芯片的片选线要分开，分别与CPU地址总线的高位地址译码后的片选信号相连。见下面的例子： 用4片1K*4的2114芯片组成一个4K*4的存储器。,字扩展法组成的4K*4 的存储器,综合举例： 某计算机的存储器容量为4K*8，其中固化区为2K*8，工作区为K*8。要求用RAM2114（1K*4）芯片和EPROM2716（2K*8）构成。请画出逻辑结构图。,2716的片选信
9、号： CS0=A11 2114（1）的片选信号： CS1=A11 A10 2114（2）的片选信号： CS2=A11 A10,地址范围与片选逻辑：,固化区2K*8，工作区2K*8 的存储器,例： 某模型计算机的数据总线为8位,地址总线为16位。其存储器分固化区与读写区。其中0000H3FFFH的地址范围为固化区，A000HFFFFH的地址范围为读写区。可选用8K8的EPROM芯片、16K4和8K4的SRAM芯片来组成该存储器。请回答以下问题： （ 1）EPROM芯片、SRAM芯片的地址线，数据线各为多少位？ （ 2）固化区、读写区各应选什么芯片？各需多少芯片？写出所需片选信号的逻辑表达式，画出
10、用上述芯片组成的存储器的逻辑电路图。,三种刷新方式的时间关系,三、主存储器与CPU连接有4个方面的问题要注意：1、系统模式： 有三种。,（1）最小系统模式当系统要求存储器容量不大时，可以把 数据总线DB、地址总线AB、控制总线CB的部分直接与存储芯片相连。如下图。,（2）较大系统模式当系统要求存储器容量较大时，需要有专门的接口芯片实现与存储器芯片的连接。例如可以有地址锁存器、数据缓冲器、总线控制器形成总线，存储器芯片就挂到总线上。见下图：,（3）专用存储总线模式当系统规模大（有较多的外部设备）且要求访问存储器的速度较高时，可以在CPU与存储器之间建立一组专用的高速存储总线。,2、速度匹配由于C
11、PU内部操作的速度快，而存储器的读写速度相对要慢 ，必须解决它们的速度匹配问题。有两种基本的方式：（1） 同步方式CPU内部操作和访问存储器的读写操作设置统一的时钟周期。该时钟周期应以存储器操作所需时间为准，保证它的操作能在一个周期内完成。但对CPU内部的操作而言就会浪费时间。（2） 异步方式没有统一的时钟周期，CPU与存储器之间的操作的时间关系是通过相互间的“应答”方式实现，解决它们间的速度匹配。,3、数据通路的匹配当CPU访问存储器时，既可以按“字”访问 .也可以按“字节”访问。 这时就要求存储器与CPU之间，解决数据通路匹配 。例如：8088/8086的存储器，是既可以按“字”访问，也可
12、以按“字节”访问。见下图。,图中的控制信号功能如下表：,4、存储器控制信号主要有： WE、 CS 、RAS、CAS 等。,1、奇偶校验码设有效信息位为 b1 b2 bn, 校验位为 P。则奇偶校验码形式为： b1 b2 bn P 。1） 校验位 P 的取值：(1) 奇校验： P= b1b2 bn(2) 偶校验：P= b1b2 bn,例： 有效信息位为b1 b2 b3 b4 b5 b6 b7=1101001，奇校验位 P=1101001=1所以，奇校验码为： 11010011 偶校验位 P=1101001=0所以，偶校验码为： 11010010,四、存储器的校验,2） 奇偶校验码的检错：奇校验：
13、 P*= b1b2 bnP若 P*= 0 ， 无错P*= 1 ， 有错（奇数位出错）,偶校验： P*= b1b2 bnP若 P*= 0 ， 无错P*= 1 ， 有错（奇数位出错）,2、海明校验码（1）校验位的位数：设有效信息位k位，校验位r位，校验码为N位 ，应满足以下条件N = k + r = 2r - 1,（2）分组原则：海明码中，校验位所占位置的位号应为：2i-1 (i =1,2,r)，记作 P i .例：k=7, r = 4, N=11,相应海明码表示为：位号： 1 2 3 4 5 6 7 8 9 10 11P1 P2 b1 P3 b2 b3 b4 P3 b5 b6 b7,海明码中，第
14、 i 位由位号之和等于i 的那些校验位所校验。 分组时，将某校验位Pi 与它所要校验的那些位分在同一组。,举例：七位海明码 （ N=7, k=4, r=3 )设有效信息位为： b1b2b3b4=1010, 其海明码如下表：,P1 = b1b2b4 = 1 G1 = b1b2b4P1 P2 = b1b3b4 = 0 G2 = b1b3b4P2 P3 = b2b3b4 = 1 G3 = b2b3b4P3,4.4 磁表面存储原理 一、磁表面记忆原理1、记忆介质-磁层,具有矩磁特性的材料（如氧化铁）的粉末敷在某种基体上。涂层很薄，约0.1um。 矩磁特性如右图 的磁滞回线。,2、 读写信息元件-磁头。
15、用高导磁材料构成。上面绕有线圈。磁头面向记录介质的部分开有间隙，称头隙。,二、读写原理（）写入若磁头线圈通正向电流: m ,磁头下磁层被磁化，形成一个正向的磁化单元。若磁头线圈通反向电流: m ,磁头下磁层被磁化成一个反向的磁化单元。,（）读出线圈中不通电流。由于记录磁层在磁头下方运动，通过线圈的磁通量发生变化，线圈上产生感应电势e.感应电势e方向的不同，读出的信息也就不同。.,、磁记录编码方式（） 不归零制（）,（）调相制（）,（） 调频制（）,（） 改进调频制（）,4.5 磁盘存储器、软盘盘片结构,、 信息分布与软盘寻址信息（）磁道每个磁盘记录面上有若干个同心圆的磁道。最外一圈为磁道，作为
16、磁头定位基准。道密度：沿径向，单位距离的磁道数。位密度：磁道圆周上单位距离可记录的位数。（）扇区每个磁道沿圆周划分若干个扇区，每个扇区存放一个固定长度的数据块。（）软盘寻址信息台号 磁头号 磁道号 扇区号（扇区是磁盘信息可寻址的基本单位）,、磁道记录格式,4.6 存储系统组织 一、双端口存储器与并行主存系统、双端口存储器 （见下图）（）应用背景： 提高访问主存的速度。 传统的存储器一次只能接收一个访问者。 双端口存储器一次可以接收个访问者。（）结构特点； 具有两个独立的读写口。每个读写口要有一套独立的地址寄存器和译码电路。 两个读写口可以独立工作，可以访问相同的存储空间（同一个单元）。（）应用
17、场合： 、运算器中的通用寄存器。 、高速系统中的主存。,双端口存储器,、并行主存系统（）单体多字主存系统,（）多体交叉存取并行主存系统,二、并行处理机与多机系统中的存储组织1、关于并行处理的几个基本概念（1） 单指令流多数据流计算机（SIMD）指具有一个指令部件、多个处理单元的处理机 。并行处理机就是属于 SIMD结构。(见下图）（2） 多指令流、多数据流计算机（MIMD）指具有多个指令部件、多个处理单元的处理机 。多机系统就是属于MIMD结构。 (见下图）2、并行处理机中的存储器结构（1）分布存储器结构（2） 共享存储器结构,分布存储器结构的并行处理机,共享存储器结构的并行处理机,3、紧密耦
18、合多机系统中的存储器结构 特点：（1） 每个CPU有自己的局部存储器LM。（2）各个CPU共享存储器，通过总线与各个CPU互连。 （见下图）,4、松散耦合多机系统中的存储器结构特点：（1） 通过消息传递系统“MTS”连接多个计算 机模块。（2）各个CPU通过自己的局部总线与自己的局部存储器LM互连。（见下图）,三、高速缓冲存储器Cache1、Cache的理论依据与设计思想（1）“程序的局部性原理”是Cache的理论依据。时间上的局部性、空间上的局部性。（2）设计思想： 在CPU与主存之间设置一个容量不大 但速度很快的存储器（即Cache），存放主存中的部分内 容（通常是正被CPU频繁访问的）。
19、CPU同时访问主存和 Cache，若在Cache中找到，称命中，CPU就不再访 问主存。由于程序的局部性原理，命中率会很高， 从而提高了CPU访问主存的速度。,2、地址映象主存与Cache均划分为若干大小相等的“页”。地址映象是指：主存中的某一页若要复制到Cache中去， 应复制到Cache的哪一页的位置上。有三种映象方式：（1） 全相联映象方式（2） 直接映象方式（3） 组相联映象方式见下面的图示。,（全相联映象方式）,（直接映象方式）,（组相联映象方式),3、 替换算法（1） 随机替换算法（RND）（2）先进先出替换算法(FIFO)（3） 近期最少使用替换算法(LRU),四、虚拟存储器为了扩大主存的容量，在存储管理部件（硬件）和 操作系统中的存储管理软件的支持下，将主存和辅存的 一部分作为一个整体，将它们的地址空间统一编址，为 用户提供一个比实际主存的容量大得多的地址空间，称 其为虚拟存储器。,虚拟存储器的三种模式：（1） 页式虚拟存储器、（2）段式虚拟存储器（3）段页式虚拟存储器,1、页式虚拟存储器,页 表,页式虚拟存储器地址转换示意图,2、段式虚拟存储器,段式虚拟存储器地址转换示意图,段页式虚拟存储器地址转换示意图,
