1、一、CMOS 与 TTL 电路的区别 1.CMOS 是场效应管构成 (单极性电路)，TTL 为双极晶体管构成（双极性电路） 2.COMS 的逻辑电平范围比较大（515V） ，TTL 只能在 5V 下工作 3.CMOS 的高低电平之间相差比较大、抗干扰性强，TTL 则相差小，抗干扰能力差 4.CMOS 功耗很小， TTL 功耗较大（ 15mA/门） 5.CMOS 的工作频率较 TTL 略低，但是高速 CMOS 速度与 TTL 差不多相当 6.CMOS 的噪声容限比 TTL 噪声容限大 7.通常以为 TTL 门的速度高于“CMOS 门电路。影响 TTL 门电路工作速度的主要因素是电路内部管子的开关
2、特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将 tpd 与空载功耗 P 的乘积称为“ 速度 -功耗积 ”，做为器件性能的一个重要指标，其值越小，表明器件的性能越 好（一般约为几十皮（10-12）焦耳） 。与 TTL 门电路的情况不同，影响 CMOS 电路工作速度的主要因素在于电路的外部，即负载电容 CL。CL 是主要影响器件工作速度的原因。由 CL 所决定的影响 CMOS 门的传输延时约为几十纳秒。 8.TTL 电路是电流控制器件，而 coms 电路是电压控制器件。 二、C
3、MOS 使用注意事项 1）CMOS 电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。 2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在 1mA之内。 3）当接长信号传输线时，在 COMS 电路端接匹配电阻。 4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为 R=V0/1mA.V0 是外界电容上的电压。 5）CMOS 的输入电流超过 1mA，就有可能烧坏 COMS。 三、什么叫做图腾柱，它与开漏电路有什么区别？ TTL 集成电路中，输出有接上拉三极管的输出
4、叫做图腾柱输出，没有的叫做 OC 门。因为 TTL 就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出，高电平 400UA，低电平 8MA 四、什么是 CMOS 电路的锁定效应 CMOS 电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大 。这种效应就是锁定效应。当产生锁定效应时，COMS 的内部电流能达到 40mA 以上，很容易烧毁芯片。 防御措施： 1）在输入端和输出端加钳位电路，使输入和输出不超过规定电压。 2）芯片的电源输入端加去耦电路，防止 VDD 端出现瞬间的高压。 3）在 VDD 和外电源之间加限流电阻，即使有大的电流也不让它进
5、去。 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启 COMS 电路的电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭 COMS 电路的电源。 TTL 和 CMOS 有什么区别1，TTL 电平： 输出高电平2.4V,输出低电平=2.0V，输入低电平cmos 3.3v） ，所以互相连接时需 要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。哈哈 4，OC 门，即集电极开路门电路，OD 门，即漏极开路门电路，必须外界上拉电阻和电源才能 将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱 动门电路。 5，TTL 和
6、CMOS 电路比较： 1）TTL 电路是电流控制器件，而 CMOS 电路是电压控制器件。 2）TTL 电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。 COMS 电路的速度慢，传输延迟时间长(25-50ns),但功耗低。 COMS 电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常 现象。 3）COMS 电路的锁定效应： COMS 电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大 。这种效应就是锁定效应。当产生锁定效应时，COMS 的内部电流能达到 40mA 以上，很容易 烧毁芯片。 防御措施： 1）在输入端和输出端加钳位电路，使输入和输出
7、不超过不超过规定电压。 2）芯片的电源输入端加去耦电路，防止 VDD 端出现瞬间的高压。 3）在 VDD 和外电源之间加线流电阻，即使有大的电流也不让它进去。 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启 COMS 电路得电 源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭 COMS 电路的电源。 6，COMS 电路的使用注意事项 1）COMS 电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以 ，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。 2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻
8、，使输入的 电流限制在 1mA 之内。 3）当接长信号传输线时，在 COMS 电路端接匹配电阻。 4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为 R=V0/1mA.V0 是 外界电容上的电压。 5）COMS 的输入电流超过 1mA，就有可能烧坏 COMS。 7，TTL 门电路中输入端负载特性（输入端带电阻特殊情况的处理）： 1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 2）在门电路输入端串联 10K 电阻后再输入低电平，输入端出呈现的是高电平而不是低电 平。因为由 TTL 门电路的输入端负载特性可知，只有在输入端接的串联电阻小于 910 欧时，
9、 它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电 平。这个一定要注意。COMS 门电路就不用考虑这些了。 8，TTL 电路有集电极开路 OC 门，MOS 管也有和集电极对应的漏极开路的 OD 门，它的输出就叫 做开漏输出。 OC 门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截 止的时候，它的基极电流约等于 0，但是并不是真正的为 0，经过三极管的集电极的电流也 就不是真正的 0，而是约 0。而这个就是漏电流。开漏输出：OC 门的输出就是开漏输出；OD 门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了 能输
10、入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD 门一般作为输出缓冲/驱 动器、电平转换器以及满足吸收大负载电流的需要。 9，什么叫做图腾柱，它与开漏电路有什么区别？ TTL 集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做 OC 门。因为 TTL 就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式 输出，高电平 400UA，低电平 8MA。DMA 的英文拼写是“Direct Memory Access”，汉语的意思就是直接内存访问，是一种不经过 CPU 而直接从内存存取数据的数据交换模式。在 DMA 模式下，CPU 只须向 DMA 控制器下达指
11、令，让 DMA 控制器来处理数据的传送，数据传送完毕再把信息反馈给 CPU，这样就很大程度上减轻了 CPU 资源占有率，可以大大节省系统资源。DMA 模式又可以分为 Single-Word DMA（单字节 DMA）和 Multi-Word DMA（多字节 DMA）两种，其中所能达到的最大传输速率也只有 16.6MB/s。概念直接存储器存取方式，主要用于快速设备和主存储器成批交换数据的场合。在这种应用中，处理问题的出发点集中到两点：一是不能丢失快速设备提供出来的数据，二是进一步减少快速设备入出操作过程中对 CPU 的打扰。这可以通过把这批数据的传输过程交由一块专用的接口卡（DMA 接口）来控制，
12、让DMA 卡代替 CPU 控制在快速设备与主存储器之间直接传输数据，此时每传输一个数据只需一个总线周期即可。从共同使用总线的角度看，DMA 和 CPU 成为竞争对手关系。当完成一批数据传输之后，快速设备还是要向 CPU 发一次中断请求，报告本次传输结束的同时，“ 请示“ 下一步的操作要求。 编辑本段特点PIO 模式下硬盘和内存之间的数据传输是由 CPU 来控制的；而在 DMA 模式下，CPU 只须向 DMA控制器下达指令，让 DMA 控制器来处理数据的传送，数据传送完毕再把信息反馈给 CPU，这样就很大程度上减轻了 CPU 资源占有率。DMA 模式与 PIO 模式的区别就在于，DMA 模式不过
13、分依赖 CPU，可以大大节省系统资源，二者在传输速度上的差异并不十分明显。DMA 模式又可以分为 Single-Word DMA（单字节 DMA）和 Multi-Word DMA（多字节 DMA）两种，其中所能达到的最大传输速率也只有 16.6MB/s。 DMA 传送方式的优先级高于程序中断，两者的区别主要表现在对 CPU 的干扰程度不同。中断请求不但使 CPU 停下来，而且要 CPU 执行中断服务程序为中断请求服务，这个请求包括了对断点和现场的处理以及 CPU 与外设的传送，所以 CPU 付出了很多的代价；DMA 请求仅仅使 CPU 暂停一下，不需要对断点和现场的处理，并且是由 DMA 控制
14、外设与主存之间的数据传送，无需 CPU 的干预，DMA 只是借用了一点CPU 的时间而已。还有一个区别就是，CPU 对这两个请求的响应时间不同，对中断请求一般都在执行完一条指令的时钟周期末尾响应，而对 DMA 的请求，由于考虑它得高效性，CPU 在每条指令执行的各个阶段之中都可以让给 DMA 使用，是立即响应。 DMA 主要由硬件来实现，此时高速外设和内存之间进行数据交换不通过 CPU 的控制，而是利用系统总线。DMA 方式是 I/O 系统与主机交换数据的主要方式之一，另外还有程序查询方式和中断方式。 编辑本段DMA 工作原理DMA 是所有现代电脑的重要特色，他允许不同速度的硬件装置来沟通，而
15、不需要依于 CPU 的大量 中断 负载。否则，CPU 需要从 来源 把每一片段的资料复制到 暂存器，然后把他们再次写回到新的地方。在这个时间中，CPU 对于其他的工作来说就无法使用。 DMA 传输重要地将一个内存区从一个装置复制到另外一个。当 CPU 初始化这个传输动作，传输动作本身是由 DMA 控制器 来实行和完成。典型的例子就是移动一个外部内存的区块到芯片内部更快的内存去。像是这样的操作并没有让处理器工作拖延，反而可以被重新排程去处理其他的工作。DMA 传输对于高效能 嵌入式系统 算法和网络是很重要的。 编辑本段示例举个例子，PC ISA DMA 控制器拥有 8 个 DMA 通道，其中的
16、7 个通道是可以让 PC 的 CPU 所利用。每一个 DMA 通道有一个 16 位元 位址暂存器和一个 16 位元 计数暂存器。要初始化资料传输时，装置驱动程式一起设定 DMA 通道的位址和计数暂存器，以及资料传输的方向，读取或写入。然后指示 DMA 硬件开始这个传输动作。当传输结束的时候，装置就会以中断的方式通知 CPU。 “分散-收集“ (Scatter-gather) DMA 允许在一次单一的 DMA 处理中传输资料到多个内存区域。相当于把多个简单的 DMA 要求串在一起。再一次，这个动机是要减轻 CPU 的多次输出输入中断和资料复制任务。 DRQ 意为 DMA 要求；DACK 意为 D
17、MA 确认。这些符号一般在有 DMA 功能的电脑系统硬件概要上可以看到。他们表示了介于 CPU 和 DMA 控制器之间的电子讯号传输线路线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND” 的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般 TTL 门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流） ，而烧坏器件。在硬件上，可用 OC 门或三态门（ST 门）来实现。用 OC 门实现线与，应同时在输出端口应加一个上拉电阻。如：在 I2c 数字电路 中，有 sda 和 scl 双线电路，链接到该电路的器件必须是漏极开路或者是
18、集电极开路，都通过一个电流源或者上拉电阻与正在电源相连，这样才能实现“线与”功能。 基本概念：线与逻辑、锁存器、缓冲器、建立时间、缓冲时间 锁存器：输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有 0 和 1 两个值。典型的逻辑电路是 D 触发器。缓冲器：多用在总线上，提高驱动能力、隔离前后级，缓冲器多半有三态输出功能。三态缓冲器就是典型的线与逻辑器件，可允许多个器件挂在一条总线上，当然 OC 输出也可用在线与逻辑应用上。OC 门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。为什么
19、引入 OC 门？实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路-OC 门来实现“线与逻辑”。OC 门主要用于 3 个方面：实现与或非逻辑，用做电平转换，用做驱动器。由于 OC 门电路的输出管的集电极悬空，使用时需外接一个上拉电阻 Rp 到电源 VCC。OC 门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。 线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑
20、功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般 TTL 门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用 OC 门或三态门（ST 门）来实现。用 OC 门实现线与，应同时在输出端口应加一个上拉电阻。三态门（ST 门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比 OC 门快，常用三态门作为输出缓冲器。建立时间和保持时间300)this.width
21、=300“ border=0图 1建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。 如图 1 。 数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。 PLD/FPGA 开发软件可以自动计算两个相关输入的建立和保持时间（如图 2）竞争和冒险几乎所有关于数字电路的教材，都会提到数字电路中的竞争和冒险问题，但是这个问题往往被我们忽略。我们可以先来回顾一下关于竞争和冒险的一些基本概念。PLD 内部毛刺产生的原因我们在使用分立元件设计数字系统时，由于 PCB 走线时，存在分布电感和电容，所以几纳秒的毛刺将被自然滤除，而在 PLD 内部决无分布电感和电容，所以在 PLD/FPGA 设计中，竞争和冒险问题将变的较为突出。
