华中科技大学计算机系统结构复习题.pdf

1、Advanced Computer Architecture高级计算机系统结构（复习题）-考试时间：1月20号下午根据曹强老师的写的，不知道会不会有错误，祝大家好成绩by刘梦博By刘梦博Amdahls Law enhancedenhancednewoldoverallSpeedupFractionFraction 1ExTimeExTimeSpeedup1 enhancedenhancedenhancedoldnewSpeedupFractionFraction ExTime ExTime 12enhancedBest you could ever hope to do: enhancedma

2、ximumFraction - 11Speedup By刘梦博例题选讲（1） 考虑下面3个处理器（X,Y和Z），都在一定硅面积（16A）上制造。假设单个线程的性能随着其使用面积的平方根增长。在上述3种处理器运行某一程序，这个程序串行的比例是S，而（1-S）为完全可并行的，完全使用Z中一个小核完成该程序的时间为T。Processor X1 large core of area 16AProcessor Y4 medium cores of area 4AProcessor Z16 small cores of area A 分别计算3个处理器完成程序的时间。（1）X：面积是Z小核的16倍，则程序

3、执行时间为1/4；（2）Y：单个核面积是Z小核的4倍，则串行部分需要S*T/2，4个核并行部分执行时间为(1-S)*T/2)/4，总时间为3S*T/8+T/8（3）Z：S*T+(1-S)*T/16=15S*T/16+T/163By刘梦博例题选讲（2） 某处理器能够使用DVFS技术来降低处理器的能耗，如果电压降低15%，则相应的频率也下降15%。请问使用DVFS之后，对于动态能耗和动态功率的影响?解 Energy dynamic= Capacitive load Voltage2Power dynamic= 1/2capacitive loadVoltage2Frequency switched

4、 处理器的晶体管数量不变，则动态能耗之比为：72.085.0)85.0(22VoltageEnergynew 动态功率为： 动态能量为原来的72%，动态公路车为原来的61%42VoltageEnergyold61.085.072.0 switchedFrequencyswitchedFrequencyPowerPoweroldnewBy刘梦博例题选讲（3）Componenttype Product Performance PowerProcessor Sun Niagara 8-core 1.2GHz 72-79 W peakIntel Pentium 4 2GHz 48.9-66 WDRAM

5、 Kingston X64C3AD2 1 GB 184-pin 3.7 WKingston D2N3 1 GB 240-pin 2.3 WHard driver DiamondMax 16 5400rpm 7.0 W read/seek. 2.9 W idleDiamondMax 9 7200rpm 7.9 W read/seek. 4.0 W idle5 假设每个部件处于最大负载，电源功率效率为80%，2GB 240针内存，7200RPM硬盘。计算Intel P4服务器实际功率是多少？ 使用该服务器使用7200RPM（DM9）硬盘，硬盘60%的时间空闲，磁盘的实际功率是多少？ 如果DM9存取

6、数据的时间为DM16的75%，如果两个盘的能耗相同，则DM9的空闲时间比例是多少？By刘梦博解：（1）0.8x=66+2*2.3+7.9 则x=0.99W（2）0.6*4+0.4*7.9=5.56W（3）W_DM9=0.75*W_DM16W_DM9=1 I_DM9W_DM16=1 I_DM16W_DM9*7.9+I_DM9*4=W_DM16*7+I_DM16*2.9So: I_DM9=29.8%6By刘梦博CPU的性能公式 CPI是衡量CPU执行指令效率的重要指标。让我们先考虑一个标准测速程序的全部执行时间Te和其中所有第i种指令的累计时间Ti，易知 其中： 另一方面，我们又可以写,CYCLE

7、CPIICTe CYCLECPIICT iii ，fCYCLE1niiICIC1n n n 比较上面第一式与最后一式，可以得到CPI与CPI i的关系 或者写为 它表明CPI为所有CPI i的加权平均值7CYCLECPIICCYCLECPIICTi i iiiiii 1 1 1e )(Tniii CPIICCPIIC1)(,)(1niiiCPIICICCPICycleSecondsnInstructioCyclesogramnsInstructioogramSecondstimeCPU PrPrBy刘梦博例题选讲（4） A计算机指令系统中含有一条特殊的多媒体处理指令，如果不使用这条指令，A计算

8、机的MIPS 为400，但执行该指令时，其执行时间是其他指令的4 倍；B计算机MIPS 为600，没有这条指令，但可以用其他10条指令构成子程序来代替这条指令。有10000行某段程序在A计算机上顺序执行时，这条多媒体指令出现的比例是20%。假设两台计算机除那条多媒体指令外，所有指令和指令的执行周期数都相同。问：哪台计算机先完成同样的计算任务？（需要通过计算结果比较）。 答案：A计算机的指令条数为1 0 0 0 0条，8 0 0 0条以MIPS为4 0 0的速度执行，2 0 0 0条以MIPS为1 0 0的速度执行。B计算机的指令条数为8 0 0 0+2 0 0 0 * l 0=2 8 0 0

9、0条，以MIPS为8 0 0的速度执行。 A计算机执行时间=8000 / (400*106) + 2000 / (100*106)=20us+20us=40us B计算机执行时间=28000 / (600*106) =280 / 6=46.6us 所以，A计算机先完成8610*MIPS指令数执行时间By刘梦博例题选讲（5） CPU性能问题： CPU的动态功率为： 某8核MCPUx能够动态启动和关闭工作的核，假设某一程序80%部分可以并行执行，不考虑L1，L2$对于计算过程和功耗的影响，CPl在两种情况下都不变；在单核运行时，程序执行的时间为T0，P0为运行功率。下面有两个调度方案，请分别计算该

10、程序运行在两种情况下的实际功unitsiiiidyn fAVCkP2耗。（1）只使用一个核，其它核关闭，CPU电压不变，电压增加10%，主频增加25%;（2）使用全部8个核，CPU电压增加10%，主频不变。9By刘梦博解答 T0为程序原来执行的时间，P0为单核执行不改变时的功率，其执行程序的总能耗为W0= T0*P0（1）T1 = T0 / (1+0.25) = 0.8*T0P1 = (1+10%)2*(1+25%)*P0=1.5125*P0W1=T1*P1=1.21 W0（2）T2 = (20%+80% / 8)*T0=30%T0P2=(1+10%)2*8*P0=9.68*P0W2=T2*P

11、2=2.904 W010By刘梦博副本可靠性模型（6） S：站点可用性e.g., 99% L：连接可用性e.g., 95%S0S1S4L1L0L3L4L5L6L8L9FimirrorUserA = SL + (1 SL)SLPrimary site can be reachedPrimary site Mirror site can be reached11S2S3L2L7FihomeData unavailability reduced from 5.95% to 0.35%Availability improved from 94% to 99.65%Duplicated availabi

12、lity = 2SL (SL)2Unavailability = 1 2SL + (SL)2= (1 SL)2= 0.35%inaccessibleBy刘梦博例题选讲（7）在下面Tomasulo结构上执行指令，分别计算每条指令写结果阶段的时间（时钟周期数），并画出相应的时空图。（注：写不下了图在下页）Latency12LD F6 34+ R2 1LD F2 45+ R3 1MULTD F0 F2 F4 10SUBD F8 F6 F2 2DIVD F10 F0 F6 40ADDD F6 F8 F2 2By刘梦博Tomasulo OrganizationFrom MemFP RegistersFP

13、 OpQueueLoad BuffersStore BuffersLoad1Load2Load3Load4Load5Load6FP addersAdd1Add2Add3FP multipliersMult1Mult2Reservation StationsCommon Data Bus (CDB)To Mem13By刘梦博Tomasulo ExampleInstruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 Load1 NoLD F2 45+ R3 Load2 NoMULT

14、D F0 F2 F4 Load3 NoSUBD F8 F6 F2DIVD F10 F0 F6ADDD F6 F8 F2Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 NoMult1 NoMult2 NoRegister result status:Clock F0 F2 F4 F6 F8 F10 F12 . F300 FU14By刘梦博Tomasulo Example Cycle 1Instruction status: Exec WriteInstruction j k Issu

15、e Comp Result Busy AddressLD F6 34+ R2 1 Load1 Yes 34+R2LD F2 45+ R3 Load2 NoMULTD F0 F2 F4 Load3 NoSUBD F8 F6 F2DIVD F10 F0 F6ADDD F6 F8 F2Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 NoMult1 NoMult2 NoRegister result status:Clock F0 F2 F4 F6 F8 F10 F12 . F301 FU

16、 Load115By刘梦博Tomasulo Example Cycle 2Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 Load1 Yes 34+R2LD F2 45+ R3 2 Load2 Yes 45+R3MULTD F0 F2 F4 Load3 NoSUBD F8 F6 F2DIVD F10 F0 F6ADDD F6 F8 F2Reservation Stations: S1 S2 RS RSBusy Op Vj Vk Qj QkTime NameAdd

17、1 NoAdd2 NoAdd3 NoMult1 NoMult2 NoRegister result status:Clock F0 F2 F4 F6 F8 F10 F12 . F302 FU Load2 Load1Note: Unlike 6600, can have multiple loads outstanding16By刘梦博Tomasulo Example Cycle 3Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 Load1 Yes 34+R2

18、LD F2 45+ R3 2 Load2 Yes 45+R3MULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2DIVD F10 F0 F6ADDD F6 F8 F2Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 NoMult1 Yes MULTD R(F4) Load2Mult2 NoRegister result status:Clock F0 F2 F4 F6 F8 F10 F12 . F303 FU Mult1 Load2 Load1 Note: r

19、egisters names are removed (“renamed”) in Reservation Stations; MULT issued vs. scoreboard Load1 completing; what is waiting for Load1? 17By刘梦博Tomasulo Example Cycle 4Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 Load2 Yes 45+

20、R3MULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4DIVD F10 F0 F6ADDD F6 F8 F2Reservation Stations: S1 S2 RS RSBusy Op Vj Vk Qj QkTime NameAdd1 Yes SUBD M(A1) Load2Add2 NoAdd3 NoMult1 Yes MULTD R(F4) Load2Mult2 NoRegister result status:Clock F0 F2 F4 F6 F8 F10 F12 . F304 FU Mult1 Load2 M(A1) Add1 Load2 compl

21、eting; what is waiting for Load2? 18By刘梦博Tomasulo Example Cycle 5Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4DIVD F10 F0 F6 5ADDD F6 F8 F2Reservation Stations: S1 S2 RS RSTim

22、e Name Busy Op Vj Vk Qj Qk2 Add1 Yes SUBD M(A1) M(A2)Add2 NoAdd3 No10 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F305 FU Mult1 M(A2) M(A1) Add1 Mult219By刘梦博Tomasulo Example Cycle 6Instruction status: Exec WriteInstruction j k Issue Comp

23、Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4DIVD F10 F0 F6 5ADDD F6 F8 F2 6Reservation Stations: S1 S2 RS RSBusy Op Vj Vk Qj QkTime Name1 Add1 Yes SUBD M(A1) M(A2)Add2 Yes ADDD M(A2) Add1Add3 No9 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes

24、 DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F306 FU Mult1 M(A2) Add2 Add1 Mult2 Issue ADDD here vs. scoreboard? 20By刘梦博Tomasulo Example Cycle 7Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 No

25、MULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7DIVD F10 F0 F6 5ADDD F6 F8 F2 6Reservation Stations: S1 S2 RS RSBusy Op Vj Vk Qj QkTime Name0 Add1 Yes SUBD M(A1) M(A2)Add2 Yes ADDD M(A2) Add1Add3 No8 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 .

26、F307 FU Mult1 M(A2) Add2 Add1 Mult2 Add1 completing; what is waiting for it? 21By刘梦博Tomasulo Example Cycle 8Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5AD

27、DD F6 F8 F2 6Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 No2 Add2 Yes ADDD (M-M) M(A2)Add3 No7 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F308 FU Mult1 M(A2) Add2 (M-M) Mult222By刘梦博Tomasulo Example Cycle 9Instructi

28、on status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5ADDD F6 F8 F2 6Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 No1 Add2 Yes ADDD (M-M) M(A2)Add3 No6

29、 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F309 FU Mult1 M(A2) Add2 (M-M) Mult223By刘梦博Tomasulo Example Cycle 10Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Loa

30、d2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5ADDD F6 F8 F2 6 10Reservation Stations: S1 S2 RS RSBusy Op Vj Vk Qj QkTime NameAdd1 No0 Add2 Yes ADDD (M-M) M(A2)Add3 No5 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F3010 F

31、U Mult1 M(A2) Add2 (M-M) Mult2 Add2 completing; what is waiting for it? 24By刘梦博Tomasulo Example Cycle 11Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5ADDD F

32、6 F8 F2 6 10 11Reservation Stations: S1 S2 RS RSBusy Op Vj Vk Qj QkTime NameAdd1 NoAdd2 NoAdd3 No4 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F3011 FU Mult1 M(A2) (M-M+M)(M-M) Mult2 Write result of ADDD here vs. scoreboard? All quick ins

33、tructions complete in this cycle!25By刘梦博Tomasulo Example Cycle 12Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5ADDD F6 F8 F2 6 10 11Reservation Stations: S1

34、 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 No3 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F3012 FU Mult1 M(A2) (M-M+M)(M-M) Mult226By刘梦博Tomasulo Example Cycle 13Instruction status: Exec WriteInstruction j k Issue Comp Resul

35、t Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5ADDD F6 F8 F2 6 10 11Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 No2 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register resul

36、t status:Clock F0 F2 F4 F6 F8 F10 F12 . F3013 FU Mult1 M(A2) (M-M+M)(M-M) Mult227By刘梦博Tomasulo Example Cycle 14Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6

37、5ADDD F6 F8 F2 6 10 11Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 No1 Mult1 Yes MULTDM(A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F3014 FU Mult1 M(A2) (M-M+M)(M-M) Mult228By刘梦博Tomasulo Example Cycle 15Instruction stat

38、us: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 15 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5ADDD F6 F8 F2 6 10 11Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 No0 Mult1 Yes MULTDM(

39、A2) R(F4)Mult2 Yes DIVD M(A1) Mult1Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F3015 FU Mult1 M(A2) (M-M+M)(M-M) Mult229By刘梦博Tomasulo Example Cycle 16Instruction status: Exec WriteInstruction j k Issue Comp Result Busy AddressLD F6 34+ R2 1 3 4 Load1 NoLD F2 45+ R3 2 4 5 Load2 NoMULTD F0 F2 F4 3 15 16 Load3 NoSUBD F8 F6 F2 4 7 8DIVD F10 F0 F6 5ADDD F6 F8 F2 6 10 11Reservation Stations: S1 S2 RS RSTime Name Busy Op Vj Vk Qj QkAdd1 NoAdd2 NoAdd3 NoMult1 No40 Mult2 Yes DIVD M*F4 M(A1)Register result status:Clock F0 F2 F4 F6 F8 F10 F12 . F3016 FU M*F4 M(A2) (M-M+M)(M-M) Mult230