1、第21章 触发器和时序逻辑电路,21.1 双稳态触发器,21.2 寄存器,21.3 计数器,21.6 应用举例,21.4 时序逻辑电路的分析(略),21.5 由555定时器组成的单稳态触发器和无稳态 触发器,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存储记忆功能的电路称为时序逻辑电路。,时序逻辑电路的特点：,下面介绍双稳态触发器，它是构成时序逻辑电路的基本逻辑单元。,21.1 双稳态触发器,双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,特点：(1) 有两个稳定状态0 态和 1 态；(2) 能根据输入
2、信号将触发器置成 0 态 或 1 态；(3) 输入信号消失后，被置成的 0 态或 1 态能保存下来，即具有记忆功能。,21.1.1 RS 触发器,两互补输出端,1. 基本 RS 触发器,两输入端,反馈线,触发器输出与输入的逻辑关系,设触发器原态为 1 态。,1,0,1,0,1,设原态为 0 态,1,1,0,触发器保持 0 态不变,复位,0,设原态为 0 态,1,1,0,0,设原态为 1 态,0,0,1,触发器保持 1 态不变,置位,1,设原态为 0 态,0,0,1,1,设原态为 1 态,0,0,1,触发器保持 1 态不变,1,1,0,若G1先翻转，则触发器为 0 态,1 态,若先翻转,基本 R
3、S 触发器状态表,逻辑符号,2. 可控 RS 触发器,基本RS触发器,导引电路,时钟脉冲,当CP=0时,R、S 输入状态不起作用。 触发器状态不变。,0,当 CP = 1 时,1,打开,触发器状态由R、S 输入状态决定。,打开,当 CP = 1 时,1,打开,(1) S = 0, R = 0,触发器状态由R、S 输入状态决定。,打开,1,1,0,(2) S = 0, R= 1,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,可控RS触发器逻辑状态表,动作特点： CP 高电平时触发器状态由 R、S 确定。,画出可控 RS 触发器的输出波形,CP高电平时触发器状态由
4、R、S 确定。,存在问题：,时钟脉冲不能过宽，否则出现空翻现象,即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用 JK 触发器或 D 触发器。,21.1.2 JK触发器,1.电路结构,反馈线,2. 工作原理,主触发器打开,主触发器状态由J、K决定，接收信号并暂存。,从触发器封锁,从触发器状态保持不变。,CP,CP,状态保持不变,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,从触发器打开,主触发器封锁,CP,CP 高电平时触发器接收信号并暂存。,要求CP高电平期间 J、K状态保持不变。,CP 下降沿时( ) 触发器翻转。,CP 低电平时J、K 不起作用。,动
5、作特点：,分析JK触发器的逻辑功能,(1)J=1, K=1,设触发器原态为 0 态,主从状态一致,设触发器原态为 1 态,为 ？状态,J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。,(1) J=1, K=1,0,1,(2) J=0，K=1,设触发器原态为 1 态,设触发器原态为 0 态,(3) J=1，K=0,设触发器原态为 0 态,设触发器原态为 1 态,(4) J=0，K=0,设触发器原态为 0 态,结论：,CP高电平时主触发器状态由J、K决定，从触发器状态不变。,(保持功能),(置 0 功能),(置 1 功能),(计数功能),(翻转功能),3. JK触发器的逻
6、辑功能,CP下降沿触发翻转,JK 触发器工作波形,下降沿触发翻转,根据 CP下降沿前 J、K 的状态，确定下降沿后 Q 的状态。,74LS112双JK触发器,每个芯片内有两个独立的JK触发器。,每个JK触发器 有各自的置 0 端 (清零端)和置 1 端 (预置端) , 低电平有效。,基本RS触发器,导引电路,21.1.3 D 触发器,1.电路结构,反馈线,上升沿触 发翻转,2. 逻辑功能,74LS74双D触发器,74LS74引脚图,每个芯片内有两个独立的 D 触发器。,CP上升沿( )触发器翻转。,每个 D 有各自的置 0 端和置 1 端, 低电平有效。,D 触发器工作波形图,21.1.4 触
7、发器逻辑功能的转换,1. 将JK触发器转换为 D 触发器,仍为下降沿 触发翻转,2. 将JK触发器转换为 T 触发器,当J=K时，两触发器状态相同,3. 将 D 触发器转换为 T触发器,触发器仅具有计数功能。,即要求来一个CP，触发器就翻转一次。,21.2 寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时,要 n 个触发器。,21.2.1 数码寄存器,仅有寄存数码的功能。,清零,寄存指令,通常由D触发器或RS触发器组成。,并行输入方式,寄存数码,触发器状态不变,清零,寄存指令,并行输出方式,状态保持不变
8、,21.2.2 移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存数码,1. 单向移位寄存器,1011,数据依次向左移动，称左移寄存器，输入方式为串行输入。,从高位向低位 依次输入,数码输入,1 0 1 1,1. 单向移位寄存器,1011,数码输入,1 0 1 1,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,左移寄存器波形图,1,1,1,1,1,1,0,待存数据,1011存入寄存器,从Q3取出,4 位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,
9、 从Q3端串行输出1011数码。,寄存器分类,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,74LS194功能表,控制端,输出端,左移串行输入,右移串行输入,74LS194型双向移位寄存器,21.3 计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,21.3.1 二进制计数器,按二进制的规律累计脉冲个数, 它也是构成其他进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。,1. 异步二进制计数器,异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，
10、其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,三位二进制减法计数器状态表,二进制计数器： 按二进制规律计数,3 位异步二进制加法计数器,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次。,在电路图中J、悬空表示J、K=1。,当相邻低位触发器由1变 0 时翻转,下降沿 触发翻转,异步二进制加法计数器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步。,每经一个触发器，脉冲的周期就增加一倍，频率减为一半。,各 D 触发器已接成T触发器，即具有计数功能。,用D触发器构成 3 位二进制异步加法
11、计数器。,2. 若构成减法计数器, CP 端又如何连接？,思考,1. 各触发器的CP 端应如何连接？,八进制异步减法计数器电路(a) D 触发器构成；,(b) JK触发器构成,74LS197集成4位异步二进制加法计数器,芯片内有一个二进制计 数器和一个八进制计数器。,CP下降沿( )触发器翻转。,有置 0 端和置数端，低电平有效。,2. 同步二进制计数器,异步二进制加法计数器线路连接简单。各触发器逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各位触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快，但接线较复杂。,同步计数器组成原则:,根据翻
12、转条件,确定触发器级间连接方式，找出J、K 输入端的连接方式。,2. 同步二进制计数器,4 位二进制加法计数器的状态表,四位二进制同步计数器级间连接的逻辑关系,由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。,（加法）,（减法）,由主从型 JK 触发器组成的同步 4 位二进制加法计数器,计数脉冲同时加到各位触发器上，当每个计数脉冲到来后，触发器状态是否改变要看J、K的状态。,与关系,74LS161型 4 位同步二进制计数器,(a) 引脚排列图； (b) 逻辑符号,例: 分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为 000 。,解：1. 写出各触发器J、K端和CP端的逻辑表
13、达式,解：当初始状态为 000 时，各触发器J、K端和CP端的电平为,由表可知，经5个脉冲循环一次, 为五进制加法计数器。,2.列写状态转换表，分析其状态转换过程,CP1= Q0,由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。,异步五进制计数器工作波形,21.3.2 十进制计数器,计数规律：“逢十进一”。它是用4 位二进制数表示对应的十进制数，所以又称为二十进制计数器。,4 位二进制数可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用的 8421编码的十进制计数器。,十进制加法计数器状态表,1. 同步十进制计数器,十
14、进制同步加法计数器,十进制同步计数器工作波形,常使用74LS160型同步十进制加法计数器, 其引脚排列及功能表与74LS161型计数器相同。,2. 异步十进制计数器,(1) 74LS290型二-五-十进制计数器,逻辑功能及引脚排列,0 ,(1) R01、 R02 ： 置 0 输入端。,逻辑功能,R0高电平清零,逻辑功能及外引线排列,1 1,(2) S91、 S02 ： 置 9 输入端。,逻辑功能,逻辑功能及外引线排列,(3) 计数功能,逻辑功能,0,0,1,1,输入计数脉冲,二进制计数,输入计数脉冲,下降沿 触发翻转,0,0,1,1,8421码异步十进制计数器,计数,74LS290型计数器功能
15、表,置9,8421码异步十进制计数器,计数状态,(2) 74LS290的应用,引脚排列图,异步五进制计数器,工作波形,21.3.3 任意进制计数器,反馈置 0 法：当满足一定的条件时，利用计数器的复位端强迫计数器清零, 重新开始新一轮计数。利用反馈置 0 法可用已有的计数器得出小于原进制的计数器。如：用一片74LS290可构成十进制计数器，再将十进制计数器适当改接, 利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,N进制计数器的构成,例1：用一片74LS290构成十以内的任意进制计数器。,解：六进制计数器,六个脉冲循环一次,一般计数器有几种状态就称为几进制计数器。,六进制计数器,当
16、状态 0110(6)出现时，将 Q2 = 1，Q1=1 送到清零端 R0(即R0=Q2 Q1) ,使计数器立即清零。状态 0110仅瞬间存在。,74LS290为 异步清零的计数器,反馈置 0 实现方法:,六进制计数器,七进制计数器,当出现 0110(6)时，应立即使计数器清零，重新开始新一轮计数。 R0 = Q2 Q1。,当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。R0 = Q2 Q1 Q0 。,例2：用二片74LS290构成100以内的计数器。,解：(1) 二十四进制计数器,0010(2),0100(4),R0 = 2Q1 1Q2,解: (2) 六十进制计数器,个位为十进制
17、，十位为六进制。个位的最高位 Q3 接十位的 CP0 ，个位十进制计数器经过十个脉冲循环 一次，每当第十个脉冲来到后 Q3由 1 变为 0，相当于 一个下降沿，使十位六进制计数器计数。经过六十个 脉冲，个位和十位计数器都恢复为 0000。,(3) 二五十进制计数器,RD高电平清零,五进制,五进制,每个芯片内有两个十进制计数器。,每个十进制计数器包含一个二进制和一个五进制计数器。,二进制计数器和五进制计数器经适当连接可组成十进制计数器。,下降沿翻转,例3：用一片74LS390构成四十六进制计数器。,十位0100(4),个位 0110(6),74LS192引脚排列图,十进制同步加 / 减计数器,7
18、4LS192功能表,十进制同步加 / 减计数器,21.3.4 环形计数器,工作原理：,先将计数器置为Q3 Q2 Q1 Q0=1000,而后每来一个CP，其各触发器状态依次右移一位。,即,环行计数器工作波形,环形计数器可作为顺序脉冲发生器。,21.3.5 环形分配器,环行分配器工作波形,可产生相移为 的顺序脉冲。,21.5 由555定时器定时器组成的单稳 态触发器和无稳态触发器,555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。 555定时器在工业控制、定时、检测、报警等方面有广泛应用。,21.5.1 555定时器,(1)
19、分压器：由三个等值电阻构成。,(2) 比较器：由电压比较器C1和C2构成。,(3) RS触发器。,(4) 放电管T。,VA,VB,输出端,电压控制端,高电平触发端,低电平触发端,放电端,UCC,分压器,比较器,RS触发器,放电管,地,(复位端),555定时器功能表,单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。,暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。,21.5.2 由555定时器组成的单稳态触发器,单稳态触发器一般用做定时、整形及延时。,接通电源,2/3 UCC,0,1,
20、1,Q=0,导通,1,稳定状态,21.5.2 由555定时器组成的单稳态触发器,21.5.2. 由555定时器组成的单稳态触发器,Q=0,Q=1,截止,0,0, 1/3 UCC,暂稳状态,Q=1,0,1,稳定状态,21.5.2. 由555定时器组成的单稳态触发器,2/3 UCC,单稳态触发器 (a) 电路；(b) 输入输出波形,暂稳态的长短取决于RC时间常数。,应用1：单稳态触发器构成定时检测。,应用2：单稳态触发器构成短时用照明灯。,若S未按下, 则 uI = 1 。,若S按下, 则 uI = 0。,应用3：抗干扰的定时电路。,在工业控制中，周围环境往往存在大量的干扰信 号，如高频火花、电磁
21、波等，必须要提高控制所用的 定时电路的抗干扰能力。,21.5.3 由555定时器组成的多谐振荡器,多谐振荡器是一种无稳态触发器,接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。,多谐振荡器是一种常用的脉冲波形发生器，触发器和时序电路中的时钟脉冲一般由多谐振荡器产生的。,接通电源,通电前 uC=0,1,2/3 UCC,C充电,C放电,1,1/3 UCC,21.5.3 由555定时器组成的多谐振荡器,接通电源,本电路只能产生占空比大于0.5的矩形波。,本电路可以产生占空比处于0和1之间的矩形波。 这是因为它的充放电的路径不同。,占空比可调的多谐振荡器
22、,应用1：多谐振荡器构成水位监控报警电路。,水位正常情况下，电容C被短接, 扬声器不发音; 水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。,应用2：双音门铃。,21.6 应用举例,21.6.1优先裁决电路,工作原理：,开始比赛时，按下复位开关S。,1,未比赛时A1、A2为 0 复位开关 S 断开。,工作原理：,不亮,不亮,0,0,1,优先 到达,1,亮,0,1,保持不变,21.6.2 四人抢答电路,CT74LS175引脚排列图,四人抢答电路的主要器件是 CT74LS175 型四上升沿 D 触发器，其引脚排列图如右图所示，它的清零端 和时钟脉冲CP是四个 D 触发器共用的。,抢答前
23、先清零, Q4 Q1 均为0, 相应的发光二极管 LED 都不亮； 均为 1, 与非门G1的输出为 0，扬声器不响。同时，G2 输出为 1，将 G3 打开，时钟脉冲 CP 经过 G3 进入 D 触发器的 CP 端。此时，由于 S1 S4 均未按下, D1 D4 均为 0, 所以触发器的状态不变。,工作原理：,21.6.2 四人抢答电路,工作原理：抢答前清 0 。,截止,0,若S1首先被按 下,D1和Q1 均变为 1, 相应的发光二 极管亮； 变为0, G1的输出为1, 扬 声器响。同时, G2输出为0, 将G3 封 闭, 时钟脉冲CP 便不能经过G3 进 入 D 触发器。由 于没有时钟脉冲, 因此,再按其它按 钮,就不起作用了,触发器的状态不 会改变。,抢答开始，若S1先被按下,亮,0,1,导通,响,0,封锁,1,
