1、指导老师：董玉华 答辩人：通信工程093班 王佳鑫,基于FPGA的数字示波器设计,大连民族学院毕业设计,Agenda,设计背景 系统设计 硬件电路 FPGA内部逻辑实现 软件设计,Background,示波器是一种用途十分广泛的电子测量仪，是工程师设计、调试产品的好帮手。利用示波器能观察各种不同信号幅度随时间变化的波形曲线，还可以用它测试各种不同的电量，如电压、电流、频率、相位差、调幅度等等。但随着计算机、半导体和通信技术的发展，电路系统的信号时钟速度越来越快，信号上升时间也越来越短，导致因底层模拟信号完整性问题引发的数字错误日益突出。数字示波器因具有波形触发、存储、显示、测量、波形数据分析处
2、理等独特优点，其使用日益普及。,System Design,本次设计的是一款数字式示波器，该示波器具有测频，测幅值，测峰峰值并且能够通过VGA接口显示所测数据和波形的功能。 系统主要包括信号调理模块、控制器模块、信号采集模块、触发模块、数据存储模块、显示模块。,控制器部分,采用Altera公司的Cyclone II EP2C8 Q208作为主控。FPGA可以实现各种复杂的逻辑功能，规模大，密度高，它将所有器件集成在一块芯片上，减小了体积，增加了稳定性，且可以用EDA软件仿真、调试、易于进行功能扩展。,Hardware Design,电压衰减电路,多路复用器（MCP506）操作简单，器件对信号的
3、衰减小，对电路引入的噪声小，允许通过的信号频带宽能够满足本系统设计的需要,电压跟随电路,采用运算放大器构成电压跟随电路，采用AD8021。AD8021是一款低噪声，高速放大器。,程控放大器,可控增益放大器（AD603），加在其梯型网络输入端的信号经衰减后，由固定增益放大器输出，衰减量是由加在增益控制接口参考电压决定。而这个参考电压可通过控制器进行运算并控制DA芯片TLV5616输出来控制电压得到，从而实现较精确的数控。,信号采集电路,采用TI公司的高速模数转换器ADS901实现对波形的采集，ADS901是10位AD转换器，其最大采样频率为20MHz，其工作时钟为16MHz，由FPGA提供。AD
4、S901易于操作，性能稳定，能满足系统的设计要求。,显示模块电路 （VGA接口）,采用VGA显示，显示坐标比较法，将要显示点的坐标与图形数据进行数学比较，得到是否要显示，可以多个比较得到多个要显示的数据，从而得到显示数据，系统具有成本低、结构简单、应用灵活的优点。,FPGA内部逻辑实现,触发部分,在设计中采取的触发方式是内部软件触发，具体过程是在软件中设置一个触发点，当启动AD采样后，把从AD采集进来的数据与触发点数据进行比较，一旦满足设定条件，即有相邻的两个值分别大于和小于设定值，则会产生触发信号，RAM开始存储AD的采样值。,使用一个双口RAM，写和读完全分开，即RAM写入数据和读出数据分
5、别使用不同的控制信号、时钟信号、和地址，其中写入数据的时钟可通过按键控制变化，满足不同频率采样，实现档位切换。读数据和写数据的完全分开协调了数据写入速度和读出速度不一致的矛盾。,数据存储,频率测量部分可设计硬件电路产生一个周期的触发信号，利用FPGA采集触发信号的上升沿，实现频率的测量，但是设计硬件电路需要考虑带宽，增加了成本，加大了硬件设计得难度。 因此我们选择软件触发的方式，在程序内部设置一个值，送入RAM的前后两个数据的值和内部设置的值相比较，一旦满足前一个值小于触发值，而后一个值大于触发值，则产生触发信号，程序通过记录触发值的上升沿测量频率值。,测频部分,本系统的软件设计是基于FPGA
6、的Verilog语言，程序设计分为4个部分：VGA显示控制部分、按键控制部分、测频部分和AD与RAM数据传输处理部分。,软件设计, 2009 Eyeblaster. All rights reserved,数字存储示波器是测量信号的有效仪器设备。本系统的主要设计思想是将被测信号进行数字存储并将被测信号显示出来。 本设计采用FPGA 做主控芯片，可方便地实现信号处理与存储功能，而且易于用户重新编程定义、扩展功能。同时，本课题在设计过程中，以EDA软件为开发工具，采用硬件描述语言，以可编程逻辑器件为实验载体，实现了硬件设计软件化，提高了系统设计效率，并降低了设计成本。,总结,Thank you,指导老师：董玉华 答辩人：通信工程093班 王佳鑫,
