1、高密度等离子体化学气相淀积(HDP CVD)工艺第六图书馆随着半导体技术的飞速发展,单个芯片上所能承载的晶体管数量以惊人的速度增长,与此同时,半导体制造商们出于节约成本的需要迫切地希望单个晶圆上能够容纳更多的芯片。这种趋势推动了半导体器件特征尺寸的显著减小,相应地也对芯片制造工艺提出了更高的要求,其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充,以提供充分有效的隔离保护,包括浅槽隔离(ShallowTrenchIsolation),金属前绝缘层(PreMetalDielectric),金属层间绝缘层(InterMetalDielectric)等等。本文所介绍的高密度等离子体化
2、学气相淀积(HDPCVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来,以其卓越的填孔能力、稳定的淀积质量、可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。图1所示即为在超大规模集成电路中HDPCVD工艺的典型应用。随着半导体技术的飞速发展,单个芯片上所能承载的晶体管数量以惊人的速度增长,与此同时,半导体制造商们出于节约成本的需要迫切地希望单个晶圆上能够容纳更多的芯片。这种趋势推动了半导体器件特征尺寸的显著减小,相应地也对芯片制造工艺提出了更高的要求,其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充,以提供充分有效的隔离保护,包括浅槽隔离(Shal
3、lowTrenchIsolation),金属前绝缘层(PreMetalDielectric),金属层间绝缘层(InterMetalDielectric)等等。本文所介绍的高密度等离子体化学气相淀积(HDPCVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来,以其卓越的填孔能力、稳定的淀积质量、可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。图1所示即为在超大规模集成电路中HDPCVD工艺的典型应用。等离子体化学气相淀积 制造工艺 高密度 超大规模集成电路 Metal 半导体技术 晶体管数量 半导体器件中国集成电路无应用材料(中国)公司2007第六图书馆第六图书馆高密
4、度尊离子体 化学气相淀积(H DP CVD)工艺 应用材料(中国)公司 随着半导体技术的飞速发展，单个芯片上所能 承载的晶体管数量以惊人的速度增长，与此同时，半 导体制造商们出于节约成本的需要迫切地希望单个 晶圆上能够容纳更多的芯片。这种趋势推动了半导 体器件特征尺寸的显著减小，相应地也对芯片制造 工艺提出了更高的要求，其中一个具有挑战性的难 题就是绝缘介质在各个薄膜层之间均匀无孔的填 充，以提供充分有效的隔离保护，包括浅槽隔离 (ShallowTrenchIsolation)，金属前绝缘层(PreMet alDielectric)，金属层间绝缘层(InterMetalDielec tric)
5、等等。本文所介绍的高密度等离子体化学气相 淀积(HDP CVD)3艺自2O世纪9O年代中期开始被 先进的芯片工厂采用以来，以其卓越的填孑L能力、稳 定的淀积质量、可靠的电学特性等诸多优点而迅速 成为O25微米以下先进工艺的主流。图l所示即为 在超大规模集成电路中HDP CVD工艺的典型应 用。 1HDP CVD的工艺原理 在HDP CVD工艺问世之前，大多数芯片厂普 遍采用等离子体增强化学气相沉积(PE CVD)进行绝 缘介质的填充。这种工艺对于大于0,8微米的间隔 具有良好的填孔效果，然而对于小于O8微米的间 隔，用PE CVD工艺一步填充具有高的深宽比(定义 为间隙的深度和宽度的比值)的间
6、隔时会在间隔中 部产生夹断(pinchoft)和空洞(图21。 为了解决这一难题，淀积一刻蚀一淀积工艺被 http：wwwcicmagcom PASSIVATtON PEcvD S HDP USG CP 图1 HDP CVD工艺在超大规模集成电路中的典型应用 图2 PE CVD工艺填孔中产生的夹断和空洞 用以填充05微米至O8微米的间隙，也就是说，在 初始淀积完成部分填孔尚未发生夹断时紧跟着进行 刻蚀工艺以重新打开间隙入口，之后再次淀积以完 成对整个间隙的填充。图3即为淀积一刻蚀一淀积 工艺流程的示意图。随着半导体器件特征尺寸的不 断减小，这种淀积一刻蚀一淀积的工艺流程被循环 使用以满足填充更
7、小间隙的要求。 显而易见，为了填充越小的间隔，需要执行越 维普资讯 http:/ http:/ 第六图书馆第六图书馆酋一 一 + +督 图3淀积一刻蚀一淀积工艺流程示意图 来越多的工艺循环，在不断降低产量的同时也显著 增加了芯片成本，而且由于本身工艺的局限性，即便 采用循环工艺，PE CVD对于小于05微米的间隙还 是无能为力。其他一些传统CVD工艺，如常压CVD (APCVD)和亚常压CVD(SACVD)虽然可以提供对小 至O25微米的间隔的无孔填充，但这些缺乏等离子 体辅助淀积产生的膜会依赖下层表面而显示出不同 的淀积特性，另外还有低密度和吸潮性等缺点，需要 PE CVD增加上保护层和下保
8、护层，或者进行后淀 积处理(如退火回流等)。这些工序的加入同样提高 了生产成本，增加了整个工艺流程的步骤和复杂性。 在探索如何同时满足高深宽比间隙的填充和控 制生产成本的过程中诞生了HDP CVD工艺，它的 突破创新之处就在于，在同一个反应腔中同步地进 行淀积和刻蚀的工艺(图4)。具体来说，在常见的 HDPCVD制程中，淀积工艺通常是由Sill4和O 的 反应来实现，而蚀刻工艺通常是由Ar和O：的溅射 来完成。 + = Deposion$puerlng HDP-CVD 图4 HDP OVD工艺是淀积和刻蚀工艺的统一体 2HDP CVD的反应腔及主要反应过程 图5是HDP CVD反应腔的示意图。
9、等离子体 在低压下以高密度混合气体的形式直接接触到反应 腔中硅片的表面。为了形成高密度等离子体，需要 有激发混合气体的射频(RF)源，并直接使高密度 等离子体到达硅片表面。在HDP CVD反应腔中，主 要是由电感耦合等离子体反应器(ICP)来产生并维 持高密度的等离子体。当射频电流通过线圈(coil)时 会产生一个交流磁场，这个交流磁场经由感应耦合 即产生随时间变化的电场，如图6所示。电感耦合型 电场能加速电子并且能形成离子化碰撞。由于感应 电场的方向是回旋型的，因此电子也就往回旋方向 加速，使得电子因回旋而能够运动很长的距离而不 会碰到反应腔内壁或电极，这样就能在低压状态(几 个mT)T制造
10、出高密度的等离子体。 为了给反应腔中的高能离子定方向，淀积过程 图5应用材料公司(AppI ied MateriaIs I nG) 的HDP OVD反应腔示意图 InductiveCoun 1 1 n g ； in coil (reduced) 图6电感耦合等离子反应器(I CP)工作原理示意图 中RF偏压被施加于硅片上，推动高能离子脱离等 - ，；一 维普资讯 http:/ http:/ 第六图书馆第六图书馆离子体而直接接触到硅片表面，同时偏压也用来控 制离子的轰击能量。在HDP CVD反应腔中，等离子 体离子密度可达10u10 2cm，(210roT)。由于如此高 的等离子体密度加上硅片偏
11、压产生的方向，使HDP CVD可以填充深宽比为4：1甚至更高的间隙。 在HDP CVD反应腔中高密度等离子体轰击硅 片表面会导致很高的硅片温度，然而HDP CVD工 艺的重要应用之一一金属层间绝缘层(Inter-Met alDielectric)必须在400低温下进行，以避免损伤 金属铝(铝的熔点是660)，另外，高的热负荷会引 起硅片的热应力。对硅片温度的限制要求对硅片进 行降温，在HDP CVD反应腔中是由背面氦气冷却 系统和静电卡盘(Electrostatic Chuck)共同在硅片和 卡盘之间形成一个热传导通路，从而来降低硅片和 卡盘的温度， HDP CVD的反应包含两种或多种气体参与
12、的 化学反应。根据淀积的绝缘介质掺杂与否及掺杂的 种类，常见的有以下几种： 非掺杂硅(酸盐)玻璃 (USG，Un-doped Silicate Glass) SiH4+O2+Ar uSG+挥发物 氟硅(酸盐)玻璃 (FSG，Fluorosilicate Glass) SiH4+SiF4+02+Ar FSG+挥发物 磷硅(酸盐)玻璃 (PSG，Phosphosilicate Glass) SiH4+PH3+O2+Ar PSG+挥发物 3HDP CVD工艺的重要指标 一淀积刻蚀比(DS rat i0) 如前所述，HDP CVD工艺最主要的应用也是其 最显著的优势就是间隙填充，如何选择合适的工艺 参
13、数来实现可靠无孔的间隙填充就成为至关重要的 因素。在半导体业界，淀积刻蚀比(DS ratio)被普遍采 用作为衡量HDP CVD工艺填孔能力的指标。淀积 蚀刻比的定义是： http：Ilwwwcicmagcom 淀积刻蚀比=总淀积速率，刻蚀速率=(净淀积 速率+刻蚀速率)，刻蚀速率 这里的总淀积速率指的是在假定没有刻蚀的条 件下的淀积速率，而净淀积速率则是在同步淀积和 刻蚀过程中的淀积速率。实现对间隙的无孔填充的 理想条件是在整个淀积过程中始终保持间隙的顶部 开放以使反应物能进入间隙从底部开始填充，也就 是说，我们希望在间隙的拐角处淀积刻蚀比为l，即 净淀积速率为零。对于给定的间隙来说，由于H
14、DP CVD工艺通常以Sill 作为绝缘介质中Si的来源， 而Sill 解离产生的等离子体对硅片表面具有很强 的化学吸附性，导致总淀积速率在间隙的各个部位 各向异性，在间隙拐角处的总淀积速率总是大于在 间隙底部和顶部的总淀积速率，另一方面，刻蚀速率 随着溅射离子对于间隙表面入射角的不同而改变， 最大的刻蚀速率产生于45 到70之间，正好也是 处于间隙拐角处。如果间隙拐角处的淀积刻蚀比远 大于1，间隙的顶部会由于缺乏足够的刻蚀而迅速 关闭，在间隙内就会形成空洞，反之，如果间隙拐角 处的淀积刻蚀比小于1，在间隙拐角处的过度刻蚀 会产生 剪断”效应破坏绝缘介质下的金属层或抗 反射涂层，严重者会导致漏
15、电流和器件的失效。图7 即是HDP CVD工艺在上述三种典型淀积刻蚀比下 对间隙填充情况的示意图。 (下转第61页) a)间隙搦角处淀袱刻蚀比1， 剿蚀不足会导致夹断和空洞 c)问隙拐角处淀积剿蚀比=1 填孔能力最大化 图7三种典型淀积刻蚀比下间隙填充示意图 维普资讯 http:/ http:/ 第六图书馆第六图书馆P0=I D： (3)对Proteus和Keil uVision软件的设置： (参考22 Protues软件与Keil uVision的结合章节) (4)运行程序，运行结果如图2： 实现流水灯功能。 3总结 Proteus不仅可以作为学校单片机(电子等)实验 的模拟仿真，也可以作为
16、个人工作室的仿真实验。 作为电子技术或控制类相关专业的学生和工程技术 人员，在学习了该软件后，可以充分地利用它所提供 的资源，帮助自己提高工程应用能力。 在教学中利用该软件，除了能教单片机的具体 课程内容外，还可以教会学生应用该工具的能力，为 今后的工作打下基础。四 参考文献 (1)Proteus软件英文简介 (2)研学论坛用proteus构建虚拟单片机实验 室 (3)Keil uVision软件应用手册 作者简介 赵义强，硕士研究生，毕业于中国民航学院现工作 于山东省科学院自动化研究所。 上接第67页 由于淀积刻蚀比是HDP CVD工艺填孔能力的 重要指标，凡是能显著影响淀积速率或刻蚀速率的
17、 工艺参数都会直接决定绝缘介质的填充质量，其中 最主要的影响因素包括反应气体流量、射频(包括电 感耦合和偏压)的功率、硅片温度、反应腔压力等等。 4 总结 HDP CVD工艺自问世以来凭借其独特的在高 密度等离子体反应腔中同步淀积和刻蚀绝缘介质的 反应过程实现了在较低温度下对高深宽比间隔的优 良填充，其所淀积的绝缘介质膜具有高密度、低杂质 缺陷等优点，同时对硅片有优良的粘附能力，这些优 势使HDP CVD工艺迅速取代其他传统工艺而一举 成为先进半导体制程中对超细间隔进行绝缘介质填 充的首选。 随着半导体特征尺寸向65纳米乃至更精细的 结构发展，对绝缘介质的填充，特别是对浅槽隔离 (srrI)提出了更高的要求，个别器件的浅槽结构的深 宽比达到了6：1甚至更高，这无疑对HDP CVD工艺 是个巨大的挑战。不过人们在现有HDP CVD工艺 的基础上，通过选择合适的工艺参数、引入新的反应 气体(如氦气、，氢气等)以及新的填充流程(采用不同 淀积刻蚀比分步填充)等多种手段依然能很好地满 足填孔的要求。四 维普资讯 http:/ http:/ 第六图书馆第六图书馆
