数子电路基础习题及答案.doc

1、1习题答案第三章 门电路一、 填空1. 用以实现 基本逻辑运算和复合逻辑运算 的单元电路称为门电路。2. 常用的门电路在逻辑功能上有 与门、或门、非门、与非门、或非门、异或门 等几种。3. 正逻辑是指 以高电平表示逻辑 1，低电平表示逻辑 0 。4. 负逻辑是指 以低平表示逻辑 1，高电平表示逻辑 0 。5. 反相器的输入特性是指 从反相器输入端看进去的输入电压与输入电流的关系 。6. 反相器的输出特性是指 从反相器输出端看进去的输出电压与输出电流的关系 。7. 两个 OD 与非门线与后，实际的逻辑关系是 与或非 。8. 噪声容限示意图如下图所示。反相器输入为高电平时的噪声容限公式是VNH=V

2、OH(min)-VIH(min) ，低电平时的噪声容限公式是 VNL=VIL(max)-VOL(max) 。9. TTL 门电路的输入端负载特性用公式表达为 。PICBE11()RvVv10. 三态门的输出是 高电平 、 低电平 和 高阻态 。二、 输入信号的高、低电平分别是 5V 和 0V，R 1 为 3.3 k，R 2 为 10 k，R C 为 1 k，V CC 为 5V，V EE 为-8V ，三极管的 为 20，饱和压降与饱和导通时的内阻忽略。计算输入高、低电平时对应的输出电平。答案：2IEIB1218(3.)V3.0k2.5vVvRR当 vI=VIL=0V 时， B8(0.)=-13v

3、发射结反偏，三极管截止，i C=0,vO=VCC=5V。当 vI=VIH=5V 时， B(.)-2E31807A=.4m.5viR深度饱和时三极管的基极电流为 BS3C0.221VI满足 iBIBS，故三极管处于深度饱和状态，v O0V 。三、分析图示电路的逻辑功能。答案：详见教材 P1163四、输入电压波形如图所示，试画出电路的输出电压波形。答案：五、已知图中各门电路都是 74 系列门电路，指出各门电路的输出是什么状态。答案：Y 1 为高电平；Y 2 为低电平；Y 3 为低电平；Y 4 为低电平。六、74 系列 TTL 与非门组成如图电路。试求前级门 GM 能驱动多少个负载门？门 GM 输出

4、高电平 VOH3.2V ，低电平 VOL0.4V，输出低电平时输出电流最大值 IOLmax=16 mA，输出高电平时输出电流最大值 IOHmax= -0.4mA， 与非门的电流 IIL-1.6mA，I IH0.04 mA。答案：在满足 VOL0.4V 的条件下，求得可驱动的负载门数目为4OL(max)1I16=0.N在满足 VOH3.2V 的条件下，求得可驱动的负载门数目为 OH(max)2I.4520p因此 GM 最多能驱动 5 个同样的与非门。七、上题中，若门均为 74 系列 TTL 或非门，而其它条件不变，门的参数与上题相同，那么前级门 GM 能驱动多少个负载门？答案：在满足 VOL0.

5、4V 的条件下，求得可驱动的负载门数目为 OL(max)1I16=52.N在满足 VOH3.2V 的条件下，求得可驱动的负载门数目为 OH(max)2I0.452p因此 GM 最多能驱动 5 个同样的或非门。八、计算图中上拉电阻 RL 的阻值范围。前级输出门均为 74LS 系列 OC 门，电源 VCC=5V，输出高电平 VOH3.2V，输出低电平 VOL0.4V。输出管截止时漏电流 IOH0.1mA，低电平输出时允许的最大负载电流 IOL(max)=8 mA，后级负载门为 74 系列 TTL 与非门，输入电流IIL-0.4mA， IIH0.02 mA。5答案：RL 的最大允许值为 COHL(m

6、ax)I53.2k=4.09017VRnRL 的最小允许值为 LL(in)O(ax)I688I故 RL 的取值范围应为 。L0.68k4.09kR九、计算图中上拉电阻 RL 的阻值范围。前级输出门均为 74LS 系列 OC 门，电源 VCC=5V，输出高电平 VOH3.2V，输出低电平 VOL0.4V。输出管截止时漏电流 IOH0.1mA，低电平输出时允许的最大负载电流 IOL(max)=8 mA，后级的 74 系列 TTL 或非门，输入电流 IIL-0.4mA，I IH0.02 mA；后级的 74 系列 TTL 非门，输入电流 IIL-0.4mA，I IH0.02 mA。答案：RL 的最大允

7、许值为 COHL(max)I53.2k=601VRnRL 的最小允许值为 LL(in)O(ax)I.40.78I6故 RL 的取值范围应为 。L0.7k6R7十、三个三态门的输出接到数据总线上，如图所示。（1）简述数据传输原理。（2）若门 G1 发送数据，各三态门的使能端子应置何种电平？答案：（1）数据传输原理：工作过程中控制各个反相器的 EN 端轮流等于 1，而且任何时候仅有一个等于 1，便可轮流把传输到各个反相器输出端的信号送到总线上，而互不干扰。（2）若门 G1 发送数据，各三态门的使能端子应置于 EN1=1，EN 2=EN3=0。8习题答案第四章 组合逻辑电路一、填空1. 数字电路分成

8、两大类，一类是 组合逻辑电路 ，另一类是 时序逻辑电路 。2. 组合逻辑电路在逻辑功能上的共同特点是 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 。3. 组合逻辑电路的分析是指 由给定的逻辑电路，通过分析找出电路的逻辑功能来 。4. 组合逻辑电路通常采用的设计方法分为 进行逻辑抽象 、 写出逻辑函数式 、 选定器件类型 、 将逻辑函数化简或变换成适当的形式 和 由化简或变换后的逻辑函数式，画出逻辑电路图 五个步骤。5. 逻辑状态赋值是指 以二值逻辑的 0、1 两种状态分别代表输入变量和输出变量的两种不同状态 。6. 编码器的逻辑功能是 将输入的每一个高、低电平信号编成一个对应的

9、二进制代码 。7. 译码器的逻辑功能是 将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码 。8. 用具有 n 位地址输入的数据选择器，可以产生任何形式输入变量数不大于 n+1 的组合逻辑函数。9. 竞争是指 门电路两输入信号同时向相反的逻辑电平跳变的现象 。10.竞争-冒险是指 由于竞争而在电路输出端可能产生尖峰脉冲 的现象。二、分析图示电路的逻辑功能。在保证逻辑功能不变的情况下，此电路可否用非门和与非门构成，试画出电路图。 答案：根据逻辑电路图写出逻辑表达式： YABC列出真值表：由真值表可见这是一个奇偶判别电路。即当输入 A、B、C 中有偶数个1 时，输出Y 等于 1。而当

10、输入 A、B、C 中有奇数个 1或全为 0 时，输出 Y 等于 0。若用非门和与非门构成电路，则逻辑表达式应变换成与非式。 () =)(ABC9三、试分析图示(a)和(b) 两电路是否具有相同的逻辑功能。如果相同，它们实现的是何逻辑功能。答案：根据逻辑电路图写出逻辑表达式：(a) ()()()()YABABAB(b) 可见，两电路具有相同的逻辑表达式，因此逻辑功能相同。电路实现的是异或逻辑功能。四、试分析图示电路的逻辑功能。答案：根据逻辑电路图写出逻辑表达式： ()()YACBABC列出真值表：由真值表可见这是一个同或门电路。即当输入 A、B、C 相同时，输出 Y 等于 1。而当输入 A、B、

11、C 不同时，输出 Y 等于 0。五、用两片 74HC148 接成 16 线-4 线优先编码器。10六、用两片 74HC138 接成 4 线-16 线译码器。七、分析图示电路的逻辑功能。各输出为 1 时，分别表示什么含义？答案：根据逻辑电路图写出逻辑表达式： 1233()()YABAB此电路的逻辑功能为 1 位数值比较器。当 Y1=1 时，表示二进制数 AB ；当 Y2=1 时，表示二进制数A=B ；当 Y3=1 时，表示二进制数 A B 。11八、用四选一数据选择器实现三变量函数。 ZABC答案：若采用卡诺图法，令 A1=B A0=C0123DD ； ； ；九、用 3 线-8 线译码器 74H

12、C138 和门电路产生如下函数。用 8 选 1 数据选择器 74HC151 实现函数Y2。 123YACB答案： 1 7512 14733 405YACBmABCABCm 令 A2=A A1=B A0=C 则 0707 Y1751524733473004()Ymm12当用 8 选 1 数据选择器 74HC151 实现函数 Y2 时，令 A2=A A1=B A0=C 则 D1=D3=D4=D7=1 D0=D2=D5=D6=0十、用 4 线-16 线译码器 74LS154 和门电路产生如下函数。YACDBCD答案： 367913415 =( )mm令 A3=A A2=B A1=C A0=D 则 0

13、15015 Y13十一、某工厂有三个车间和一个自备电站，站内有两台发电机 X 和 Y。Y 的发电能力是 X 的两倍。如果一个车间开工，只起动 X 即可；如果两个车间同时开工，只起动 Y 即可；如果三个车间同时开工，则 X 和 Y 都要起动。试设计一个控制发电机 X、Y 起动和停止的逻辑电路。（1）用全加器实现。（2）用译码器实现。（3）用门电路实现，门电路种类不限。答案：用 E、F、G 三个变量作为输入变量分别对应三个车间，并设车间开工为 1，不开工为 0；X、Y 两个变量作为输出变量分别对应两台发电机，并设电机启动为 1，停止为 0。根据题意可列真值表：由真值表写出逻辑表达式： XEFGEF

14、GY（1）用全加器实现 令 CI=E A=F B=G则 S=X CO=Y14（2）用译码器实现。 12471247()XEFGEFGmm 356356Y令 A2=E A1=F A0=G 则 0707 Y（3）用门电路实现，门电路种类不限。()() XEFGEFG()()YEFGEF15习题答案第五章 触发器1. 触发器是能够记忆一位二值信号的基本逻辑单元。2. 触发器有两个稳定的状态，可用来存储数码 0 和 1 （只要电源不断电） 。触发器按其逻辑功能可分为 RS 触发器、 D 触发器、 JK 触发器、 T 触发器等四种类型。按触发方式可以分为： 电平触发 、 脉冲触发 、 边沿触发 。3.

15、触发器有 两 个稳定状态，通常用 Q 端的输出状态来表示触发器的状态。4. 或非门构成的 SR 锁存器的输入为 S=1、R=0，当输入 S 变为 0 时，触发器的输出将会（ C ） 。（A）置位 （B）复位 （C）不变5. 与非门构成的 SR 锁存器的输入为 ，当两输入的 0 状态同时消失时，触0 、发器的输出状态为（ D）（A） （B） （C） （D）状态不确定1 0Q、 Q、 1 Q、6. 触发器引入时钟脉冲的目的是（B ）（A）改变输出状态（B）改变输出状态的时刻受时钟脉冲的控制（C）保持输出状态的稳定性7. 与非门构成的 SR 锁存器的约束条件是（ B）（A） （B） （C） （D）0

16、RS1RS0RS1RS8. “空翻”是指（ A）（A）在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转（B）触发器的输出状态取决于输入信号（C）触发器的输出状态取决于时钟信号和输入信号（D）总是使输出改变状态9. JK 触发器处于翻转时，输入信号的条件是（ D）(A)J=0 , K=0 (B)J=0 , K=1 (C) J=1 , K=0 (D)J=1 , K=110. J=K=1 时，JK 触发器的时钟输入频率为 120Hz，Q 输出为（C ）（A）保持为高电平 （B）保持为低电平（C）频率为 60Hz 的方波 （D ）频率为 240Hz 的方波11. JK 触发器在 CP 的

17、作用下，要使 ，则输入信号为（A）*（A）J=K=0 （B ）J =1 , K=0 （C ）J=K =Q （D）J=0 , K=112. 下列触发器中，没有约束条件的是（ B）（A）SR 锁存器 （B）主从 JK 触发器 （C）钟控 RS 触发器13. 某 JK 触发器工作时，输出状态始终保持为 1，则可能的原因有（ACD ）（A）无时钟脉冲输入 （ B）J=K=1 （C ）J=K=0 （D）J=1 , K=014. 归纳基本 RS 触发器、同步触发器、主从触发器和边沿触发器触发翻转的特点。答：16（1）基本的 RS 触发器的动作特点是在输入信号 S 和 R 的全部作用时间内，都能直接改变输出

18、端 Q 状态。（2）同步 RS 触发器的动作特点是在 CP=1 的全部时间内，S 和 R 的变化都将引起触发器状态的相应改变。（3）主从触发器的动作特点是触发器的翻转分两步动作：第一步，在 CP=1 的期间主触发器接收输入端的信号被置成相应的状态，从触发器不动。第二步，在 CP 的下降沿到来时从触发器按照主触发器的状态翻转。因为主触发器本身是一个同步 RS 触发器，所以在CP=1 的全部时间内输入信号都将对主触发器起控制作用。（4）边沿触发器翻转特点是触发器的状态仅取决于 CP 信号的上升沿或下降沿到达时输入端的逻辑状态，而在这之前或以后，输入信号的变化对触发器的状态没有影响。15. 画出由与

19、非门组成的 SR 锁存器输出端 的电压波形，输入端 的电压波形如Q 、 RS 、图中所示。答案：3. 画出图中由或非门组成的 SR 锁存器输出端 的电压波形，其中输出入端 S，R 的Q 、电压波形如图中所示。答案：4. 由或非门组成的触发器和输入端信号如图所示，设触发器的初始状态为 1，画出输出端Q 的波形。答案：175. 在下图电路中，若 CP、 S、R 的电压波形如图中所示，试画出 Q 的波形，假定触发器的初始状态为 Q=0。答案：6. 若主从结构 RS 触发器各输入端的电压波形如图中所示，试画出 端对应的电压波Q 、形。设触发器的初始状态为 Q=0。答案：187. 已知主从结构 JK 触

20、发器输入端 J、K 和 CP 的电压波形如图所示，试画出 端对应Q 、的波形。设触发器的初始状态为 Q = 0。答案： 8. 图示电路中，已知 CP 和输入信号 T 的电压波形，试画出触发器输出端 的电压波Q 、形，设触发器的起始状态为 Q=0。答案：9. 已知上升沿触发的 D 触发器输入端的波形如图所示，画出输出端 Q 的波形。若为下降沿触发，画出输出端 Q 的波形。设初始状态为 Q=0。答案：10. 已知 D 触发器各输入端的波形如图所示，试画出 端的波形。Q 、19答案：11. 如图所示为边沿 D 触发器构成的电路图，设触发器的初始状态 Q1Q0=00，确定 Q0 及Q1 在时钟脉冲作用

21、下的波形。答案：因为 所以 0110QD 0*11*0Q即两个 D 触发器的输入信号分别为另一个 D 触发器的输出信号，故在确定它们输出端波形时，应该分段交替画出其波形。20习题答案第六章 时序逻辑电路1. 时序逻辑电路是指 任一时刻得输出信号不仅取决于当时得输入信号，而且还取决于电路原来得状态 。时序逻辑电路具有 存储和记忆 功能，而组合逻辑电路没有这种功能。2. 按照存储电路中触发器动作特点的不同，时序逻辑电路可分为 同步 时序逻辑电路和异步 时序逻辑电路，而按照输出信号特点的不同，又可将时序逻辑电路划分为 米利 型 和 穆尔 型两种 。3. 用 4 级触发器组成十进制计数器，其无效状态个

22、数为（ D ） 。A. 不能确定 B. 10 个 C. 8 个 D. 6 个4. 某时序逻辑电路的波形如图所示，由此判定该电路是（ B ） 。A. 二进制计数器 B. 十进制计数器 C. 移位寄存器5. 寄存器是用于 寄存一组二值代码的 ，移位寄存器除了具有寄存器的功能以外，还具有移位功能，移位功能是指 在移位脉冲的作用下依次左移或右移 。6. 由 D 触发器组成的四位数码寄存器，清零后，输出端 Q3Q2Q1Q0=_0000_ ，若输入端D3D2D1D0=1001，当 CP 有效沿出现时，输出端 Q3Q2Q1Q0=_1001_ 。7. 试分析下图所示时序逻辑电路的逻辑功能。解：属同步时序电路，

23、时钟方程省去。输出方程： 驱动方程：T 触发器的特性方程：将各触发器的驱动方程代入特性方程，即得电路的状态方程：11QXY00T*00*0 111 QTQX21列状态转换表 画状态转换图和时序波形图由状态图可以看出，当输入 X 0 时，在时钟脉冲 CP 的作用下，电路的 4 个状态按递增规律循环变化，即：0001101100当 X1 时，在时钟脉冲 CP 的作用下，电路的 4 个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个 2 位二进制同步可逆计数器。8. 写出下图电路的驱动方程、特性方程和输出方程。22解：驱动方程状态方程输出方程

24、9. 试分析下图所示时序逻辑电路的逻辑功能。解：该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式时钟方程：CP0=CP （时钟脉冲源的上升沿触发）CP1=Q0 （当 FF0 的 Q0 由 0 1 时，Q 1 才可能改变状态）输出方程：各触发器的驱动方程：（2）将各触发器的驱动方程代入 D 触发器的特性方程，得各触发器的状态方程：（CP 由 01 时此式有效）0*0Q（Q 0 由 01 时此式有效）111 32132KQJ321*3 21212* 3QY10 Z023（3）列状态转换表（4）画状态转换图和时序波形图Z1QCPQ0（5）逻辑功能分析由状态转换图可知：该电路一共有 4

25、个状态 00、01、10、11，在时钟脉冲作用下，按照减 1 规律循环变化，所以是一个异步 4 进制减法计数器，Z 是借位信号。10. 输入信号波形如图所示， 试画出电路对应的输出 Q2、Q 1 的波形图。 11. 试分析下图所示时序逻辑电路的逻辑功能。24解：属同步时序电路，时钟方程省去。驱动方程：将各触发器的驱动方程代入特性方程，即得电路的状态方程：列状态转换表画状态转换图由状态转换图可知：该电路属同步五进制计数器，不具备自启动功能。12.已知计数器的输出端 Q2、Q 1、Q 0 的输出波形如图所示，试画出对应的状态图，并分析该计数器为几进制计数器。2323113 QKJ23232*311

26、13* Q25由状态转换图可知：该电路属七进制计数器。13. 分析图示时序电路的逻辑功能，假设电路初态为 000，如果在 CP 的前六个脉冲内，D端依次输入数据为 1，0， 1，0，0， 1，则电路输出在此六个脉冲内是如何变化的？ 解：属同步时序电路，时钟方程省去。驱动方程：将各触发器的驱动方程代入特性方程，即得电路的状态方程：列状态转换表121200 QKJD1211*2000* QQD26该电路属三位右移移位寄存器。14. 分析图示计数器电路，说明这是多少进制的计数器，并画出对应的状态转换图。十进制计数器 74160 的功能表与表 6.3.4（教材 P282）相同。这是一个七进制进制的计数

27、器。15.下图所示计数器电路为几进制计数器？28图示计数器电路分别为八进制计数器和七进制进制的计数器。2916. 试用两片 4 位二进制加法计数器 74161 采用并行进位方式构成 8 位二进制同步加法计数器。模为 1616=256。17. 试用 74161 构成九进制计数器。 （可采用异步清零法或同步预置数法）异步清零法同步预置数法18. 试用集成计数器 74160 和与非门组成五进制计数器，要求直接利用芯片的进位输出端作为该计数器的进位输出。19. 试用集成计数器 74191 和与非门组成余 3 码十进制计数器。3020. 试用集成计数器 74160 和与非门组成 48 进制计数器。解：因

28、为 N48，而 74160 为模 10 计数器，所以要用两片 74160 构成此计数器。先将两芯片采用并行进位方式连接成 100 进制计数器，然后再用异步清零法组成了 48 进制计数器。21. 某石英晶体振荡器输出脉冲信号的频率为 32768Hz，用 74161 组成分频器，将其分频为频率为 1Hz 的脉冲信号。 解：因为 32768=215，经 15 级二分频，就可获得频率为 1Hz 的脉冲信号。因此将四片74161 级联，从高位片（4）的 Q2 输出即可。3122. 试用计数器 74161 和数据选择器 74151 设计一个 01100011 的序列信号发生器。解：由于序列长度 P=8，故将 74161 构成模 8 计数器，并选用数据选择器 74151 产生所需序列，从而得电路如图所示。23. 试用 JK 触发器设计一个同步五进制加法计数器，要求电路能够自启动。解：本题是同步计数器的设计，分析步骤如下：(1） 根据设计要求，设定状态，画出状态转换图。该状态图不须化简。（2） 状态分配，列状态转换编码表。由题意要求 M=5，故应取触发器位数 n=3，因为 22523（1） 画出电路的次态卡诺图，经化简得到电路的状态方程。