1、第十章 控制单元设计,计 算 机 组 成 原 理,2011年3月26日,10.1 硬布线控制器(组合逻辑控制器),组合逻辑线路,指令 译码 器,节拍电位/脉冲发生器,微操作控制信号,结果反馈信息,启动/停止 时钟/复位,10.1.1 硬布线控制器基本原理,微操作控制信号的函数表达式： C=(ImMiTkBj) 例：读主存信号C3 - (RD) 取指令在M1被激活 或LDA ADD AND M3 C3=M1+M3（LDA+ADD+AND） C3=T2M1+T1M3（LDA+ADD+AND）,硬布线控制器基本原理,微操作控制信号的函数表达式：,10.1.2 设计过程,列出所有机器指令的流程图； 找
2、出产生同一微操作控制信号的条件； 写出各微操作控制信号的布尔表达式； 化简各表达式； 利用电路或门阵列实现。,微命令与微操作,打开或者关闭控制门的控制信号为微命令 微命令是控制信号最小，最基本的单位 微命令带来的执行部件的动作称为微操作 互斥性微命令 相容性微命令,图中相斥性的微操作有： ( + 、 、 M ) ( 4、 6、 8 ) ( 5、 7、 9 ) 图中相容性的微操作有： 1、2、3 (4、6、8) 与 (5、7、9)两组中各取一个任意组合,分析下列CPU中的互斥性控制信号(从数据通路和逻辑上考虑),2.微操作的节拍安排,采用 同步控制方式,CPU 内部结构采用非总线方式,一个 机器
3、周期 内有 3 个节拍（时钟周期）,C2,控制信号,(1). 安排微操作时序的原则,原则一 微操作的 先后顺序不得 随意 更改,原则二 被控对象不同 的微操作尽量安排在 一个节拍 内完成,原则三 占用 时间较短 的微操作尽量 安排在 一个节拍 内完成并允许有先后顺序,(2). 取指周期 微操作的 节拍安排,原则二,原则二,原则三,(3). 间址周期 微操作的 节拍安排,T0,T1,T2,T0,T1,T2,(4). 执行周期 微操作的 节拍安排, CLA, COM, SHR,T0,T1,T2,T0,T1,T2,T0,T1,T2, CSL, STP, ADD X, STA X,T0,T1,T2,T
4、0,T1,T2,T0,T1,T2,T0,T1,T2, LDA X, JMP X, BAN X,T0,T1,T2,T0,T1,T2,T0,T1,T2,(5). 中断周期 微操作的 节拍安排,T0,T1,T2,硬件关中断,中断隐指令完成,3、组合逻辑设计步骤,(1). 列出操作时间表,T2,T1,T0,FE 取指,JMP,LDA,SAT,ADD,COM,CLA,微操作命令信号,状态条件,节拍,工作周期标记,I,间址特征,组合逻辑设计步骤,列出操作时间表,T2,T1,T0,IND间址,间址周期标志,T2,T1,T0,EX 执行,组合逻辑设计步骤,列出操作时间表,组合逻辑设计步骤,列出操作时间表,T2
5、,IND间址,组合逻辑设计步骤,列出操作时间表,(2). 写出微操作命令的最简表达式,= FE T1 + IND T1 ( ADD + STA + LDA + JMP + BAN )+ EX T1 ( ADD +LDA ),= T1 FE + IND ( ADD + STA + LDA + JMP + BAN )+ EX ( ADD +LDA ) ,(3). 画出逻辑图,特点,思路清晰 简单明了,庞杂 调试困难 修改困难,速度快,FE,IND,EX,LDA,ADD,JMP,BAN,STA,T1,（RISC）,4、硬布线控制器特点,组成的网络复杂； 无规则； 设计和调试困难； 不可改变指令系统和
6、指令功能 适用于VLSI 速度快,1.假设 CPU 在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的全部微操作命令及节拍安排。,答： 组合逻辑设计的微操作命令： 取指： T0：PC MAR T1：MMAR MDR, PC+1 PC T2：MDR IR, OPIR 微操作形成部件 执行： T0：SP MAR T1：MMAR MDR T2：MDR PC, SP+1 SP,课堂练习与思考：,2.写出组合逻辑控制器完成 STA X （ X 为主存地址）指令发出的全部微操作命令及节拍安排；,课堂练习与思考：,
7、3数M在A寄存器中，数N在内存某单元内，请写出实现F=2M-N，并将结果保存在A寄存器的微操作序列，并加以注解（设加法器ADDER的两个输入来自A、B寄存器）。,答案：实现该功能的微操作序列如下： （1）P0：A2A； 2M送A寄存器 （2）P1：BMBR； 取N送B寄存器 （3）P2：ADDER非B，CIN1； 非N+1送加法器P3：ADDERA，ADD；2M送加法器 （4）P4：AADDER； 2MN送A寄存器,课堂练习与思考：,CU采用组合逻辑设计，因微操作控制信号全部由硬件产生，所以速度快，可用于构成高速的RISC机和巨型机。它的缺点： （1）逻辑实现复杂 （2）不易扩展和修改。 采用
8、微程序设计方法可克服上述缺点。它是利用程序设计及存储逻辑的概念，称为微程序设计技术。它解决了设计的规整性问题，它将不规则的微操作命令变成了有规律的微程序，使控制单元的设计更科学合理。 存储逻辑又解决了可修改问题，简化了控制器的设计任务，即不易出错成本又较低；缺点是操作速度比较低。,10.2 微程序设计,10.2.1 微程序设计思想的产生,1951 英国剑桥大学教授 Wilkes,完成 一条机器指令,微操作命令 1,微操作命令 2,微操作命令 n,10100000,微指令 n,00010010,存储逻辑,一条机器指令对应一个微程序,存入 ROM,1、微程序控制概念,一条指令的处理包含许多微操作序
9、列 这些操作可以归结为信息传递、运算 将这些操作所需要的控制信号以多条微指令表示 执行一条微指令就给出一组微操作控制信号 执行一条指令也就是执行一段由多条微指令组成的微程序,10.2.1 微程序控制的基本原理,程序,微程序控制器基本概念,程序,机器指令1,机器指令2,机器指令i,机器指令n,微指令2,微指令1,微指令i,微指令n,微程序,2、微指令基本格式,微指令格式,操作控制字段 操作控制字段直接给出多种微操作的控制信号 顺序控制字段 用于控制微程序的执行顺序 包括判断逻辑字段和直接地址字段 直接地址字段存放下一条微指令的地址 判断逻辑非零，则按约定好的规则，根据状态修正直接地址字段，从而得
10、到下一条微指令的地址,控制字段,测试字段,下址字段,微指令周期,取微指令周期 取指令周期？ 控制存储器与主存差异？,10.2.2 微程序控制单元及工作原理,1. 机器指令对应的微程序,M+1,M,M+2,P+1,K,K+2,P,P+2,K+1,2、微程序控制器组成原理框图,控制存储器,地址译码,微地址寄存器,OP,地址转移 逻辑,微命令信号,微命令寄存器,指令寄存器 IR,状态条件,AR,IR,3、取指令微程序,取指令 取指令的微指令(简称取指微指令)地址送AR，并自动启动控制存储器进行读操作，将读出的微指令送IR，执行微指令,读取指令到IR,4、执行指令微程序,执行指令： 根据IR中指令的功
11、能，产生该指令微程序入口地址，微程序入口地址送入AR，读CS，读出的微指令送IR、(下址字段送AR)， 控制字段的微命令控制完成一组微操作 同时由微地址产生逻辑或微指令下址字段形成下条微指令地址，按取微指令，执行微指令过程重复执行完微程序实现指令的功能,5、执行指令微程序,采用微程序控制的计算机的工作过程是执行微指令序列的过程。 微指令控制了取指令操作， 多条微指令实现了指令的功能。 而微指令中的微命令使执行部件完成微操作，计算机的工作过程是执行程序的过程，微观看，是执行指令的过程，再微观一点看，是执行部件进行微操作的过程,6、微程序存放示意图,下址字段,地址,1000,XXXX,0111,X
12、XXX,0110,XXXX,0101,XXXX,0100,XXXX,0011,XXXX,0010,XXXX,0001,XXXX,0000,操作控制字段,HALT,64,STA (R1) ，R0,63,JO 75,62,ADD R0，(81),61,LAD R0，(80),60,控制存储器CS,取指微指令,加法微程序,取数微程序,存数微程序,转移微程序,0000,0000,0110,0000,0000,0011,0010,主存储,十进制加法（例）,BCD码4bit表示十进制 0 1 2 3 4 5 6 7 8 9 作加法时必须校验 8+614 8+210 3+69 5+27 8+6+6=20 高
13、位进位 8+2+6 1615 高位进位 3+6+615 15 不产生进位 5+2+613 15 不产生进位,第一条微指令,PCARABUSDBUSDRIR PC+1 LDAR RD LDDR LDIR PC+1,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,RD,LDDR,LDIR,LDAR,PC+1,P1,直接地址,第二条微指令,R1X R2Y X+Y X+YR2 R1X R2Y + LDR2,0,1,0,1,0,0,1,0,0,1,0,0,0,0,0,0,0,1,2,3,4,5,6,7
14、,8,9,10,11,12,13,14,15,16,17,LDR2,R1X,+,直接地址,R2Y,0,1,0,0,0,1,0,0,1,1,0,0,0,0,0,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,LDR2,R2X,R3Y,+,P2,直接地址,R2X R3Y X+Y X+YR2 R2X R3Y + LDR2,第三条微指令,0,1,0,0,0,1,0,0,1,0,0,1,0,0,0,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,LDR2,R2X,R3Y,-,P1,P2,直接地址,R2X R3Y X-
15、Y X-YR2 R2X R3Y - LDR2,第四条微指令,机器指令与微指令的关系,机器指令对应一个微程序，这个微程序由若干微指令组成，一个微指令又包含多个微操作 机器指令与内存储器有关，微指令与控制存储器有关 每一个CPU周期对应一条微指令,10.2.2 微指令设计,有利于缩短微指令字长度 有利于减少控制存储器容量 有利于提高微程序执行速度 有利于对微指令进行修改 有利于提高微程序设计的灵活性,1、微命令编码,直接表示法 编码表示法 混合表示法,直接表示方法,微指令中每一位代表一个微命令 简单直观，便于输出控制， 字长太长，控制存储器容量大,.,1,2,3,4,5,6,7,8,9,10,11
16、,12,13,14,15,16,17,操作控制,顺序控制,LDR1,LDR2,LDR3,R1X,R3Y,R2X,R2Y,DRX,R1Y,+,M,-,RD,LDDR,LDIR,LDAR,PC+1,P1,P2,直接地址,编码表示方法,字段直接译码法 字长短，控制存储器容量小，增加了译码电路,.,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,操作控制,顺序控制,直接地址,译码.,译码.,译码.,微命令,P1 P2 Pn,3、微地址形成方法,计数器法 PC 下地址字段法,微程序控制器设计技术,计数器方式： 设置一个微程序计数器 PC，在顺序执行微指令时，后继微指令
17、地址由现行微地址加上一个增量来实现。遇到转移时，由微指令给出转移微地址。,微程序控制器设计技术,用计数器方式实现的微程序控制单元结构,微程序地址字段格式的设计,第一种方式：将微指令的地址字段（顺序控制字段）分成两部分：转移控制字段BCF和转移地址字段BAF。,其中转移地址字段给出转移用部分微地址，转移控制字段用于规定后继微地址是顺序执行还是非顺序执行。,微程序控制器设计技术,返回地址寄存器,微程序控制器设计技术,BCF=000，顺序执行微指令，后继微地址为PC+1。 BCF=001，机器指令操作码产生后继微地址的微命令，后继微地址由OP变换后产生。 BCF=010，无条件转移微指令，将BAF送
18、PC。 BCF=011，条件转移微指令，后继微指令地址由转移条件的测试结果确定。 BCF=100，测试循环微指令，后继微地址由测试循环条件确定。 BCF=101，转微子程序微命令，后继微地址即微子程序入口微地址由PC与BAF字段组合形成。 BCF=110，返回微命令。,微程序地址字段格式的设计,第二种方式： 在微指令格式中，将微操作控制字段和转移地址字段重叠使用。如果顺序执行微指令，该微指令只有微操作控制字段和转移控制字段，没有转移地址字段，下一条微指令地址由PC+1来确定；如果是转移微指令，因为该位置不执行任何微操作，只是改变微程序的流程，所以可以用微操作控制字段给出下一条要执行的微指令地址
19、，并把微地址放在PC中。,微程序控制器设计技术,计数器方式的优点是微指令字较短，便于编写微程序，后继微地址产生机构比较简单； 缺点是执行速度低，原因是计数器方式不易直接实现对应于各个测试条件的多路转移，而微程序的主要特点是存在大量的分支。,微程序控制器设计技术,断定方式 （下址字段法） 所谓断定方式是指后继微指令地址可由设计者指定或由设计者指定的测试判断字段控制生产。在这种方式中，当微程序不产生分支时，后继微指令地址直接由微指令的顺序控制字段给出；当微程序出现分支时，按顺序控制字段给出的测试判别字段和状态条件来形成后继微地址。 这种方式因为要在微指令格式中设置一个字段用来指明下一条要执行的微指
20、令地址，所以也称为下址字段法。,微程序控制器设计技术,用断定方式实现的微程序控制单元结构,微程序控制器设计技术,2,4,00 下址 01 按地址转移 10 按Z 转移 11 空,如：,采用断定方式的微指令格式如下：,4、微指令格式,水平型微指令（一次能并行多个微操作的指令）,控制字段,判别测试字段,下地址字段,000,原寄存器,目的寄存器,其他,001,左输入源编址,右输入源编址,ALU,010,寄存器编址,存储器编址,读写,其他,011,测试条件,垂直型微指令,寄存器数据传送型,运算控制型,访问主存型,条件转移型,微程序控制器设计技术,水平型微指令：一次能定义并执行多个并行操作微命令的微指令
21、，叫做水平型微指令。 基本特征： 微指令字较长 一条微指令能控制数据通路中多个功能部件并行操作。 微命令的编码简单，尽可能使微命令与控制门之间具有直接对应关系。 格式如下：,微程序控制器设计技术,垂直型微指令：在微指令中设置微操作码字段，采用为操作码编译法，由操作码规定为微指令的功能，在一条微指令中只有一、两个微操作命令称为垂直型微指令。 基本特征： 微指令字短。 微指令的并行操作能力有限，一条微指令只能控制数据通路中的一、两个信息传送。 微指令编码比较复杂，全部微命令组成一个微操作码字段，经过完全译码，微指令的各个二进制位与数据通路的各个控制点之间完全不存在直接对应关系。,5、水平型与垂直型
22、微指令比较,水平型微指令并行操作能力强，效率高，灵活性强 水平型微指令执行一条指令的时间短 由水平型微指令指令的微程序，有微指令字较长，微程序短，垂直型号字长短，微程序长。 水平型不便于用户掌握，垂直型与指令相似，易于掌握。,微程序控制器特点,设计规整，设计效率高 易于修改、扩展指令系统功能； 结构规整、简洁，可靠性高； 速度慢 访存频繁 执行效率不高 用于速度要求不高、功能较复杂的机器中。 特别适用于系列机,硬布线与微程序控制器比较,硬布线控制器执行速度快 微程序控制器每条微指令都需要从控制存储器中读取一次，大大影响了速度，硬布线控制取决于电路延迟。 硬布线控制器设计复杂，代价昂贵 微程序控
23、制器设计简单，便于维护修改,(例）某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。,a- j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。,解：分析表格，（e ,f ,h）和（b, i, j）对于任何一条微指令，都是相斥性微操作，即不可能在同一个CPU周期中同时发生这些操作，因此可分别组成两个小组或两个字段，然后进行译码产生这六个微命令信号。剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个微指令控制字段组成如下：,10.3 微程序控制器单元设计举例设计一个微程序控制器，主要用微程序设计的方法来设计其微操作
24、序列形成部件。一般可归纳为下列四个步骤： 拟定各条机器指令的操作流程图，写出其微操作序列； 根据全机的微操作序列选用微指令的编码设计方案； 根据各条机器指令的功能编制出相应的微程序； 把已编好调试好的微程序写入一个可高速读出的只读存储器中。 我们还是以前模型机的千条指令为例，来说明微程序控制器的设计过程。 1列出各条机器指令的微操作序列 根据指令流程，列出各条机器指令的微操作序列如下： （1）清除累加器指令CLA的微操作序列 （PC）AR：指令地址送地址寄存器。 （PC）BUS，BUSMAR （AR）ABUS，RD：指令地址送地址总线，并发读命令。,MARABUS，RDDBUSMDR，（PC）
25、+1PC：读出指令以数据总线送数据寄存器，程序计数器加1送PC。(MDR)IRID：读出指令送指令寄存器并译码OPAR：操作码经微指令地址形成部件送微地址寄存器。OAC：“0”送累加器，即清除累加器。 （2）加法指令ADD的微操作序列 （PC）MAR：同前 （MAR）ABUS，RD：同前DBUSMDR，（PC）+1PC：同前 （DR）IRID：同前OPAR：同前IR（ADDR）MAR：指令中操作数地址送地址寄存器。这里采用直接地址。 (MAR) ABUS,RD:操作数地址送地址总线，并发读命令。DBUSMDR：读出的操作数送数据寄存器。 （MDR）ALU：读出的操作数送算/逻部件。 （AC）A
26、LU：累加器中的数送算/逻部件。,ADD：加法命令。 HALT（V=1）：回溢出位V=1时，停机。 ALUAC（V=0）：当溢出位V=0时，运算结果送累加器。 （3）送存累加器指令STA（即将AC中的内容按指令中给出的操作数地址存入存储器）的微操作序列。 （PC）MAR：同前PCBUS，BUSMAR （MAR）ABUS，RD：DBUSMDR，（PC）+1PC （MDR）IRIDOPARIR（ADDR）MAR：同前，采用直接地址 （MAR）ABUS：存放操作数的地址送地址总线。 （AC）MDR：累加器中的结果送数据寄存器。 （MDR）DBUS，WE：结果送数据总线，发写命令。 （4）无条件转移指
27、令JMP的微操作序列。 （PC）AR：同前PCBUS，BUSMAR,（MAR）ABUS，RD：同前DBUSMDR，（PC）+1PC：同前 （MDR）IRID：同前OPAR：同前IR（ADDR）PC，IR（ADDR）MAR：指令中操作数地址（此处是直接转移地址）同时送PC和AR。 2进行微指令的编码设计 （1）直接编码法上面四条指令共有19个微操作信号，因此，可以采用直接编码的方法来安排微指令，如下图10-10所示。直接编码法微指令的每位代表一个微命令，不要译码，故称为译法。其优点是简单、直观、输出可直接用于控制，又叫直接控制方式。这种方式在任何一个微周期内，一条微指令可以定义并执行多个并行的微
28、命令，故又称为水平型微指令。但当微命令增多时，会导致微指令字加长，使控制存储器的容量加大。故只适用于微命令数量不多的机器。由于本设计例子微命令较少，选用直接控制法。,微命令编码设计 表100 模型机微命令编码 4位 4位 2位 2位 3位 4位 3位 2位 2位0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 0:NOP 1:AXIB 1:AXin 1:DRDB 1:ARAB 1:ADD 1:SAL 1:INC 1:2SI 1:2DI 2:BXIB 2:BXin 2:DBDR 2:ARin 2:ADC 2:SAR 2:DEC 2:2SI 2:2DI
29、 3:CXIB 3:CXin 3:SUB 3:SHR 3:NEG 4:DXIB 4:DXin 4:SUBB 4:ROL 4:NOT 5:SIIB 5:SIin 5:AND 5:ROR 6:DIIB 6:DIin 6:OR 6:RCL 7:BPIB 7:BPin 7:XOR 7:RCR 8:SPIB 8:SPin 8:0T 9:SIB 9:Sin A:TIB A:Tin B:PCIB B:PCin C:PSWIB C:PSWin D:DRIB D:DRinE:IRin,微指令格式,(2)微地址的设计 直接下地址 这是顺序执行微指令的最有效的办法之一，即在微指令中用若干位来作为下址字段，当本条微指
30、令被取出执行时，它的下址字段将指出下一条要执行的微指令的地址。 微指令计数器增量 简称增量方式。由于微地址的增量为1，故用一个微程序计数器PC来作增量器。这种方式可节省控制存储器空间，但其执行速度慢，灵活性差，只能实现单分支转移，其多路并行转移的功能差。 由于本例微指令占用的控制存储器的空间不大所以采用直接下地址域的方法。,模型机微指令次地址字段设计模型机微程序需占控存单元约为512个字节，故次地址字段N A 应当为9位，微程序空间分配大致如表10-0所示 表100 模型机微程序地址空间分配,3.微程序的编制 在解决了后续微指令地址形成之后，便可进行微程序设计。由于模型机仅用了4条机器指令，采
31、用直接寻址时只要19个微命令，共有15条微指令。因此，采用25位字长的直接编码微指令，其中第0-18位为微操作命令字段，第19-23位为直接下址字段；第24位为测试位，该位为0，表示后继微地址由下址字段产生。该位为1时，表示程序转移，后继微地址经“状态条件”测试后，由微地址形成部件产生，当操作码出现时，机器指令执行段微程序入口地址由操作码产生。 模型机几条指令的微程序如下表所示。,4微程序装入控制存储器 当上表所示的微程序编好之后，经检测、调试无误后，即可写入高速读出的只读存储器ROM中，得到所需的微程序控制器。为了使读者对微程序控制器有较深刻的理解，下图10-11画出了模型机微程序控制器简框
32、图。图中打圆点的地方，表示有微操作命令输出。即表示该微地址被选中后与信号输出线上跨接上一个导通的二极管。其工作过程与表所示微程序一一对应。,10.4 典型CPU- 奔腾CPU结构框图,1.奔腾CPU的结构框图,(1)超标量流水线 超标量流水线是pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自已的ALU、地址生成电路、与数据cache的接口。两个指令预取缓冲器，每个都是32字节，负责由指令cache或主存取指令并放入其中。 (2)指令cache和数据cache 奔腾CPU则分设指令cache和数据cache，各8KB。指令cache是只读的，以单端口256位(32B)
33、向指令预取缓冲器提供超长指令字代码。数据cache是可读可写的，双端口， (3)浮点运算部件奔腾CPU内部包含了一个8段的流水浮点运算器。 (4)动态转移预测技术执行转移指令时为了不使流水线断流，,2.Pentium的技术性能Pentium是Intel公司生产的超标量流水处理器，CPU内部的主要寄存器宽度为32位，故认为它是一个32 位微处理器。但它通向存储器的外部数据总线宽度为64位， 每次总线操作可以同时传输8个字节。 Pentium具有非固定长度的指令格式，9种寻址方式， 191条指令，但是在每个时钟周期又能执行两条指令(超标量 流水线）。因此它具有CISC和RlSC两者的特性，不过具有
34、的 CISC特性更多一些，因此被看成为一个CISC结构的处理器。 以CISC结构实现超标量流水线，并有BTB（转移目标缓冲 器）方式的转移预测能力，堪称为当代CISC机器的经典之 作。,主要技术 1 超标量流水线，由U、V两条指令流水线构成； 2 独立指令Cache和数据Cache，采用2路组相联结构； 3 流水浮点运算部件，采用8段子过程结构。前4段为指令预取（PF）、指令译码（DI）、地址生成（D2）、取操作数（EX），在U、V流水线中完成；后4段为执行1（X1）、执行2（X2）、 结果写回寄存器对（WF）、错误报告（ER），在浮点运算部件中完成； 4 动态转移预测技术,Pentium C
35、PUPentium是Intel公司生产的超标量流水处理器，早期使用5V工作电压，后期使用3.3V工作电压。CPU的主频是片外主总线时钟频率(60MHz或66MHz)的倍频，有120，166，200MHz等多种。CPU内部的主要寄存器宽度为32位，故认为它是一个32位微处理器。但它通向存储器的外部数总线宽度为64位，每次总线操作可以同时传输8个字节。以主总线(存储器总线)时钟频率66MHz计算，64位数据总线可使CPU与主存的数据交换速率达到528MB/s。CPU支持多种类型的总线周期，其中一种称猝发模式，在此模式下，可在一个总线周期内读出或与入256位(32字节)的数据。,CPU外部地址总线宽
36、度是36位，但一般使用32位宽，故物理地址空间为4096MB(4GB)。虚拟地址空间为64TB，分页模式除支持4KB页面外(与486相同)，还支持2MB和4MB页面。其中2MB页面的分页模式必须使用36位地址总线。CPU内部分别设置指令cache和数据cache，外部还可接L2cache。CPU采用U，V两条指令流水线，能在一个时钟周期内发射两条简单的整数指令，也可发射一条浮点指令。操作控制器采用硬布线控制和微程序控制相结合的方式。大多数简单指令用硬布线控制实现，在一个时钟周期内执行完毕。对微程序实现的指令，也在23个时钟周期内执行完毕。,Pentium具有非固定长度的指令格式，9种寻址方式，
37、191条指令，但是在每个时钟周期又能执行两条指令。因此它具有CISC和RlSC两者的特性，不过具有的CISC特性更多一些，因此被看成为一个CISC结构的处理器。以CISC结构实现超标量流水线，并有BTB方式的转移预测能力。,1、参见图5.15的数据通路。画出存数指令“STA R1,(R2)”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出个为操作信号序列。,课堂练习与思考：,2、参见图的数据通路，画出取数指令“LDA (R3),R0”的指令周期流程图，其含义是将（R3）为地址主存单元的内容取至寄存器R0中。标出个为操作信号序列。,课堂练习与思考：,第十章 控制
38、单元的组成原理小结1CU的组合逻辑设计 （1）设计方法 微操作控制信号的综合化简 逻辑实现 （2）组合逻辑CU的框图 2微程序设计 (1)微程序控制原理 基本概念 微程序计算机的结构和控制 (2)微指令设计追求的目标 （1） 有利于缩短微指令字长度； （2） 有利于减小控制存储器的容量； （3） 有利于提高微程序的执行速度； （4） 有利于对微指令的修改； （5） 有利于微程序设计的灵活性,3. 微程序设计技术 (1) 微指令结构1)微命令编码 直接表示法 优点：简单、直观、可直接用语控制速度快。 缺点： 微指令字长，增加控存容量。 编码表示法 优点： 微指令字短，减小了控存容量。 缺点： 需
39、增加译码电路，执行速度减慢。 混合表示法 综合考虑 2)微地址形成的方法 计数器方式 多路转移方式（断定方式）3)微指令的执行方式及时序控制 4.微程序控制单元的设计举例1）列出各条机器指令的微操作序列2）进行微指令的编码设计3）微程序的编制4）微程序装入控制存储器,本章结束: 本课程结束!,第十章 测试题 一、选择题： 1以下叙述中正确描述的句子是：_。 A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU周期中,不可以并行执行的微操作叫相容性微操作 C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D 同一个CPU周期中,不可以并行执行的微操作叫相斥性微操
40、作 2.存放微程序的存储器称为_。 A 高速缓冲存储器 B 控制存储器 C. 虚拟存储器 D 主存储器 3. 一般机器周期的时间是根据_来规定的。 A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间,二、填空题： 1微程序设计技术是利用._方法设计._的一门技术。具有规整性、可维护性、_等一系列优点。 2. 硬布线器的设计方法是：先画出_流程图，再利用_写出综合逻辑表达式，然后用_等器件实现。,一、1. A, D 2. B 3. A 二、1.软件 操作控制 灵活性 2.指令周期 布尔代数 门电路和触发器
41、,1.奔腾CPU的结构框图,(1)超标量流水线 超标量流水线是pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自已的ALU、地址生成电路、与数据cache的接口。两个指令预取缓冲器，每个都是32字节，负责由指令cache或主存取指令并放入其中。 (2)指令cache和数据cache 奔腾CPU则分设指令cache和数据cache，各8KB。指令cache是只读的，以单端口256位(32B)向指令预取缓冲器提供超长指令字代码。数据cache是可读可写的，双端口， (3)浮点运算部件奔腾CPU内部包含了一个8段的流水浮点运算器。 (4)动态转移预测技术执行转移指令时为了不
42、使流水线断流，,微程序控制单元框图及工作原理,M+1,M+2,P+1,P+2,K+1,K+2,M,M,转执行周期微程序,转取指周期微程序,3. 工作原理,工作原理,(1) 取指阶段,由 CMDR 发命令,形成下条微指令地址,由 CMDR 发命令,由 CMDR 发命令,M + 1,M + 2,形成下条微指令地址,执行取指微程序,(取指令微程序的第一条微指令的微地址M),(2) 执行阶段,由 CMDR 发命令,由 CMDR 发命令,由 CMDR 发命令,执行 LDA 微程序,形成下条微指令地址 P + 1,形成下条微指令地址 P + 2,形成下条微指令地址 M,(3) 取指阶段,由 CMDR 发命令,全部微指令存在 CM 中，程序执行过程中 只需读出,关键,微指令的 操作控制字段如何形成微操作命令,微指令的 后继地址如何形成,执行取指微程序,0AC,IRAR,IRAR,IRPC PCAR,RD DBUSDR DRALU ALUAC,RD ACDR DRDBUS,CLA,ADD,LDA,JMP,NOP,取指令,公操作,启动,M1,M2,M3,LDAR T1,RD T2,LDDR T3,LDIR T4,PCARRAM DBUSDRIR PC+1,
