1、第7章组合逻辑电路,7.1组合逻辑电路的分析和设计 7.1.1组合逻辑电路的分析 7.1.2组合逻辑电路的设计 7.2二进制并行加法器 7.2.1串行进位的二进制并行加法器 7.2.2超前进位的二进制并行加法器 7.3译码器 7.3.1编码和译码 7.3.2二进制译码器 7.3.3显示译码器 7.4数据选择器,7.1.1组合逻辑电路的分析,所谓组合逻辑电路的分析，就是根据给定的逻辑图，找出输入和输出信号之间的逻辑关系，写出逻辑表达式，然后说明电路的逻辑功能的过程。具体分析过程可分四步： （1）根据给定的逻辑图，写出函数表达式； （2）简化逻辑函数表达式； （3）列出逻辑电路的真值表； （4）总
2、结逻辑功能。,分析如图所示电路，并说明其逻辑功能。 解 （1）写函数表达式：（2）列出逻辑函数的真值表,（3）确定电路的逻辑功能： 仔细观察真值表的输入变量与输出变量之间的关系，可以发现当输入变量中有奇数个1时输出为1；当输入变量中有偶数个1时输出为0，因此可以用这个电路来判别输入变量中是否有奇数个1，这是个四输入变量的奇校验电路。,7.1.2组合逻辑电路的设计,组合逻辑电路的设计与组合逻辑电路的分析正好相反，设计过程可分四步： （1）根据给定的逻辑要求建立真值表； （2）根据真值表写逻辑函数表达式； （3）将逻辑函数化简并根据实际要求把函数表达式转换成适当形式； （4）根据逻辑函数表达式画逻
3、辑图。,【例7.3】 要求用与非门设计一个三变量的“多数表决电路”。要求该电路的3个输入变量中出现两个以上1时，输出为1。 解 （1）根据给定的逻辑要求建立真值表： “多数表决电路”的功能就是少数服从多数，输入变量为3个，可分别用A、B、C代表三个人，变量为1时代表同意，变量为0时代表不同意；表决的结果只有两种，因此用F表示结果，F=1代表决议通过，F=0代表决议没能通过。根据上面的分析列出真值表，如表7.3所示。 （2）根据真值表写逻辑表达式：,（3）将逻辑函数化简并根据实际要求把函数表达式转换成适当形式：（4）根据逻辑函数表达式画逻辑图,7.2.1串行进位的二进制并行加法器,二进制并行加法
4、器是一种能够并行产生两个二进制数算术和的逻辑部件。被加数A和加数B的所有位同时加到全加器的各输入端，进位按串行方式进行，即每位加法都同本位的进位有关，因而每位的和只有在进位信号从低位传送到高位后才有稳定值，这样当被加数与加数的所有位同时加到全加器的各个相应输入端时，虽然并行加法器的和数始终给出一定数值，但只有在进位信号依次通过各个加法器传送到高位后才有正确的值，因此运算速度慢。,7.2.2超前进位的二进制并行加法器,为提高运算速度，使各位的进位直接由被加数和加数决定，而不需依赖低位的进位的进位方式称超前进位方式，也称提前进位方式。由于超前进位方式每位的进位输出不依赖于低位的进位，直接由被加数和
5、加数决定，因此只要当被加数与加数的所有位同时加到加法器的各个相应输入端时，加法器的和数就会给出一稳定数值，因而大大提高了运算速度。,7.3.1编码和译码,编码用文字、符号或数码表示特定对象的过程就叫编码。在数字系统中把二进制码按一定规律排列，使每组二进制代码表示某一给定信息的过程称二进制编码，n位二进制代码有2n种状态，因此最多可以表示2n种不同信息。实现编码功能的电路就是编码器，若设编码器的输入端的信息个数为m个，输出端用n位二进制代码表示，则m2n。而当m=2n时的编码器称二进制编码器。 译码是编码的逆过程，把二进制代码所代表的信息还原出来的过程就是译码，完成译码功能的电路是译码器。,7.
6、3.2二进制译码器,二进制译码器典型的是中规模集成器件74LS138（3线8线译码器），A2、A1、A0是输入端， 、 、 、 是输出端，E1、 、 是使能端，使能端作用是禁止或选通译码器。 逻辑功能(74LS138)当使能端E1=1且 + =0时, 译码器处于工作状态，即对于输入A2、A1、A0的每一种取值组合，输出端中只有一个输出有效电平低电平，其余均为无效电平高电平，且（i=0,1,27）。当E1=0或者 + =1时, 译码器处于禁止状态，不论输入端如何，输出都是高电平。 ,7.3.3显示译码器,显示译码器用来驱动荧光数码管、发光二极管等显示器件的译码器称显示译码器，它可将数符或字符的二
7、进制码信息还原称相应的数符或字符，并在数码管上显示出来。常用的集成芯片为集成器件74LS48（BCD码七段译码/驱动器），当译码输出为1时，点亮字段；译码输出为0时，字段熄灭。 逻辑功能(74LS48)为了扩大功能增加灯测试输入、串行消隐输入、串行消隐输出三个辅助控制端。其功能介绍如下： 用来检查显示管的各段是否正常，当 =0且 =1时，则不管输入A3A2A1A0输入如何，各段均显示，即显示“8”。：当 =0 ， =1时，输入A3A2A1A0 =0000，则各段熄灭，称“灭0”；若输入A3A2A1A0不等于0时，则仍然显示。 当 =1 ， =1，输入A3A2A1A0 =0000，则不灭0。 ：
8、当 =0 ， =1时， A3A2A1A0 =0000，则 “灭0”，且 =0； 若 A3A2A1A0 0000，则仍然显示，且 =1。 结论：有0灭0，输出0；非0显示，输出1。,7.4数据选择器,数据选择器又称多路选择器或多路开关，其逻辑功能是从多路信号中选择一路作为输出，输出对输入的选择受选择控制变量控制。对于一个有2n个输入和一个输出的多路选择器，在n个选择控制信号作用下，把其中一个信号传送到输出端。 逻辑功能(74LS153)常用的数据选择器有四选一、八选一、十六选一数据选择器，典型的中规模集成器件双四选一数据选择器74LS153，D0、D1、D2、D3是数据输入端，A1、A0为选择控制端，Y为输出端， 为选通端，低电平有效。其逻辑功能是使能端为1时，数据选择器不工作，这时不论输入信号如何，输出Y为0；当使能端为0时，数据选择器工作，这时若A1A0 为00，则Y= D0，输出D0路信号；若A1A0为01，则Y= D1 ，输出D1路信号；若A1A0 为10，则Y= D2 ，输出D2 路信号；若A1A0 为11，则Y= D3 ，输出D3路信号。四选一数据选择器的输出表达式为,
