1、1. 如下图所示时钟数, 根据下表中提供的电容电阻数据, 计算从节点 A 到节点 B 的 Elmore延时。图 计算延时的 RC 树表Values of the components in the RC treeResistor Value() Capacitor Value(fF)R1 0.25 C1 250R2 0.25 C2 750R3 0.50 C3 250R4 100 C4 250R5 0.25 C5 1000R6 1.00 C6 250R7 0.75 C7 500R8 1000 C8 2502. 已知集成电路中各层参数如下：层次 单位长度电容(aF/um)单位长度电阻(/um)多晶
2、硅 195 150Al1 110 0.075Al5 29.2 0.0375计算在各层长为 10cm 的导线传播延时。为减小此导线的传播延时将此导线 3 等分并插入2 个传播延时为 100ps 的反相器，计算在这种情况下各层上整个导线的传播延时。3设计一个时钟分布网络，在各个时钟之间的最小偏差是很关键的问题，从一个时钟网络中抽象出如下图所示的 RC 网络，最初 CLK3 比 CLK1 和 CLK2 的路径更短，为了补偿这一不平衡，在 CLK3 的路径中插入一个传输门。1) 写出节点 CLK3、CLK1 和 CLK2 的时间常数，假设传输门用 R3 模拟；2) 如果 R1=R2=R4=R5=R， C1=C2=C3=C4=C5=C，R3 为多大时可以平衡；3) 当 R=750，C=200fF ，传输门有多大的 W/L 比可以消除偏差；
