ImageVerifierCode 换一换
格式:DOCX , 页数:1 ,大小:15.78KB ,
资源ID:4465811      下载积分:10 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.docduoduo.com/d-4465811.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(EDA 实验二.docx)为本站会员(weiwoduzun)主动上传,道客多多仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知道客多多(发送邮件至docduoduo@163.com或直接QQ联系客服),我们立即给予删除!

EDA 实验二.docx

【实验二】VHDL 方式设计 4 位加法计数器一、实验目的1学习时序电路的 VHDL 描述方法。2掌握时序进程中同步、异步控制信号的设计。3熟悉 EDA 的仿真分析和硬件测试技术。 二、实验原理设计一个含计数使能、异步复位和并行预置功能的 4 位加法计数器, RST 是异步复位信号,高电平有效;CLK 是时钟信号;当使能信号 ENA 为“1” 时,加法计数,COUT 为计数进位输出,OUTY 为计数输出。三、实验任务1编写 4 位二进制加法计数器的 VHDL 程序。2在 ispDesignEXPERT System 或者 Quartus上对编码器进行仿真。3将输入引脚连接到拨码开关,时钟输入锁定到相应频率的时钟信号,输出连接到发光二极管,下载后在实验板上验证其功能,记录实验结果。四、思考题1在上述程序中是否可以不定义信号 CQI,而直接用输出端口信号完成加法运算吗,即 : OUTY = OUTY + 1 ?2修改程序,用进程语句和 IF 语句实现进位信号 COUT 的输出。五、实验报告将实验项目原理、设计过程、编译仿真波形和分析结果,以及它们的硬件测试实验结果写进实验报告。

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报