1、华为 2011 年硬件笔试题 一、 单选题 1、 下列关于异或运算的式子中，不正确的是（ D ） A、A A=0 B、A1=/A C、A0=A D、/A/A=1 2、以下的调制方式中，哪种不属于幅度调制（ C ） A、AM B、VSB C、FSK D、DSB 3、下列各门电路中， （ D ）的输出端可直接相连，实现线与。 A、一般 TTL与非门 B、一般 TTL或非门 C 、一般 CMOS与非门 D、集电极开路 TTL 与非门 4、下列哪种数据编码方式具有纠错能力（ B ） A、奇偶校验 B、循环冗余 C、H amming码 D、NRZ 5、如下图所示的信号应该在（ B ）位置测试。 6、一个
2、电源空载电压为 3.3V，接上 3负载电压降为 3V，则该电源的内阻是（ C ） A、3.3 B、3 C、0.3 D、30 7、场效应管是电压控制器件，它的特点是（ A ） A、输入电阻极高 B、输出电阻极高 C、输入电阻低 D、输出电阻低 8、稳定输出电流采用（ A ）负反馈 A、电流 B、电压 C、电阻 D、以上都不是 9、下面哪一代 80X86 微处理器是 32位机（ A ） A、80386/80486 B、8086/8088/8 0286 C、8080/ 8085 D、以上都不是 10、并联一个合适的电容可以提高感性负载的功率因数。并联电容后，电路的总电流会（ A ） A、减小 B、不
3、变 C、增大 11、8051 单片机如采用 12MHz 晶体做外部振荡器，其时钟周期为（ E ） A、0.25us B、0.5 us C、2 us D、1 us E、1/12 us 12、8051 单片机是( D )位单片机 、4 B、32 C、16 D、8 13、如下图所示，当 VI=0.3V 时，VO为逻辑（ B ） ，当 VI=2.1V 时，VO 为逻辑（ ） A、0，0 B、0，1 C、0，0 D、1，0 14、相同尺寸和匝数的空心线圈电感（ D ）有铁心线圈的电感 A、不定于 B、等于 C、大于 D、小于 15、欲得到D 触发器的功能，以下诸图中唯有图（ B ）是正确的。 16 下列
4、各逻辑电平中数据信号摆幅最小的是（ D ） A、TTL B、LVTTL C、CMOS D、LVDS E、ECL 17、以太网媒体访问控制技术 CSMA/CD 的机制是（ D ） A、按优先级分配带宽 B、预约带宽 C、循环使用带宽 D、争用带宽 18、 差分放大电路的等效差模输入信号是两个输入信号的（ B ），等效共模输入信号是两个输入信号的 （ ） A、差、乘积 B、差、平均值 C、和、平均值 D、差、差 19、下图电路原已稳定，t=0 时开关 S 闭合，S闭合后的 UL（）值为( C ) A、V B、100V C、0V D、以上都不是 20、下图为8051 单片机的 write cycle
5、，关于单片机地址锁存信号，以下正确的说法是（ D ） A、地址锁存信号在 write cycle 过程中可以高低电平变化多次 B、地址锁存信号在锁存过程中把地址 A0:A7,A8:A15 同时锁存； C、地址锁存信号在位置 2 锁存地址信号； D、地址锁存信号在位置 3 锁存地址信号； 21、对于没有直流分量的正弦波，其电压的有效值是峰值的（ C ）倍 A、2 B、1.414 C、0.707 D、0.354 22、请计算右图中的电阻 RL 的电流（ D ） A、0.5A B、1A C、1.5A D、2A 23、输入至少（ A ）位数字量的 D/A 转换器分辨率可达到万分之一； A、14 B、8
6、 C、13 D、100 24、单稳态电路的延迟时间跟电路本身参数有关，跟触发脉冲宽度（ C ） A、两倍关系 B、三倍关系 C、无关 D、有关 25、采用高速缓存 cache 的目的是（ D ） A、扩大主存容量 B、提高 CPU 运行速度 C、提高总线速度 D、提高主存速度 26、组合逻辑电路中，若某个变量通过不同途径到达输出端，由于每条路径上的延迟时间不同，到达终点的时间就有先后，这种现象称为（ D ） A、冒险 B、同步 C、异步 D、竞争 27、以下哪个电路在单一输入信号变化的情况下不会产生组合逻辑的竞争冒险得的现象（ D ） 28、集电极开路的 TTL与非门很容易实现（ B ）功能
7、A、线非 B、线与 C、线段 D、振荡 29、下面关于计数器的描述，正确的是（ C ） A、异步清零功能又称异步置位功能 B、异步清零需要在计数脉冲到来时进行 C、同步置数需要在计数脉冲到来时进行 D、如果同步置数输入端 Dn=0，则它的功能和异步清零完全一样 30、在异步通信方式中，通常采用（ B ）来校验错误 A、循环冗余校验码 B、奇偶校验码 C、海明校验码 D、多种校验方式的组合 31、以下哪一种存储器属于非易失性存储器（ A ） A、FLASH B、SDRAM C、SRAM D、DDR 32、十进制数 157 转换成 13 进制数结果为（ B ） A、C2 B、C1 C、D2 D、D
8、1 33、日光灯电路接于 f=50Hz，V=220VD 电源上，日光灯的功率为 40W，电流为 0.66A，求功率因数（ C ） A、0.15 B、0.46 C、0.27 D、0.5 34、一个放大器输入电阻越大，对输入信号的影响则（ B ） ，输出电阻越小，对输出信号的影响则（ ） A、大、小 B、小、小 C、小、大 D、大、大 35、关于单片机的说法正确的是（ B ） A、单片机的硬件复位为低电平复位 B、单片机上电后必须复位后才能进入正常的用户模式 C、单片机软复位会重置片内所有寄存器 D、单片机的中断优先级固定不可以设置 36、数字通讯系统中，有效性用（ D ） A、输出信噪比 B、误
9、码率 C、误比特率 D 传输速率 37、四位的DAC，基准电压为 8V，输入二进制 D3D2D1D0 为1101，其输出电压为（ C ） A、4V B、5.5V C、6.5V D、7V 38、某线路中，驱动器的输出内阻为 25 欧姆，传输线的特征阻抗为 50欧姆，假如采用始端匹配，则匹配电阻的值比较合理的为（ D ） A、100 欧姆 B、70 欧姆 C、33欧姆 D、22 欧姆 39、如下真值表所反映的逻辑功能电路是（ D ） A、数据分配器 B、4位二进制计数器 C、数据选择器 D、2/4 译码器 40、下列关于译码器描述错误的是（ A ） A、译码器输出容易出现竞争冒险，可作为时序电路的
10、时钟端 B、译码电路为组合逻辑电路 C、当用于嵌入式处理的地址译码时，主要要从高位地址开始译码 二、 分析题 试用 74138 译码器（如下图）和少量的门逻辑实现逻辑函数：P1=（A B） C /（ ABC），P2=AB+AC+BC。输入变量 A,B,C 分别接 74138 译码器的输入端 A2、 A1、 A0。 分析：首先令 CBAm =0000，CBAm =1001，CBAm =2010，BCAm =3011，CBAm =4100，CBAm =5101，CABm =6110，ABCm =7111。 因为 A+A=1， 所以 P2 =AB+AC+BC =AB（ C+C） +AC（ B+B）
11、+BC（ A+A） =ABC+ABC+ ABC+ABC+ABC+ ABC = ABC+ABC+ABC+ ABC =m7+m6+m5+m3 所以逻辑函数 P2 的电路用下图中的 Z2 表示。 同理： Z1= A B C+A B C+ A B C= m1+m2+m4Z3= A B + C = A B C+A B C+ A B C+A B C+ A B C = m0+m1+m4+m2+m6 此外，A B= AB+AB AB=A+B A+B=A B 所以： （ A B） C =（ AB+AB） C=ABC+ ABC （ A BC） =ABC+ABC= ABC+A（ B+C） =ABC+ AB+AC =ABC+ AB（ C+C） +AC（ B+B） =A B C+ A B C+A B C） +A B C+A B C） 同理可以求出 P1 的逻辑电路。
