1、实验四 移位寄存器、集成计数器,一、实验目的 .用D触发器组成左移移位寄存器，并测试其工作状态。 .熟悉集成单元计数器的使用，掌握各种进制的设计方法。 二、原理简述见实验指导书 三、实验内容与步骤 .用D触发器组成四位左移移位寄存器,串行输入端,3,2,5,9,11,1,12,13,（1）清零:将清零端接逻辑开关置“0”即清零，清零后将逻辑开关置“1”；,（2）串行输入端接逻辑开关，将数码“1101”在移位脉冲作用下，送入移位寄存器中。此时，由LED的状态，观察移位过程。 （3）输入数据后，将D1端接地，加移位脉冲，则数据依次传送到Q4使各输出端依次变成零状态。 数据记入表21-2中。 2.用
2、74LS93设计各种进制计数器 （1）74LS93管脚图,4位二进制计数器,R1 R2复位输入端,设计原理,输入A,输入B,vcc,5,GND,10,R0（1）,R0（2）,QA,QB,QC,QD,74LS93,14,1,2,3,12,9,8,11,L L L L 计数 计数,H H L X X L,QD QC QB QA,R0（1）R0（2）,输 出 端,复位输入端,复位计数功能表,74LS93为非标准电源,设计的计数器要求具有译码显示功能,四、实验报告要求 1.画出实验线路图。 2.写出实验要求中真值表。 3.画出设计的计数器线路图，及Q1、Q2、Q3、Q4输出波形。,五.思考题,移1.移位寄存器有哪些移位方式? 由2.D触发器和JK触发器组成的计数器的区别? 73.74LS 93 是同步还是异步.加法还是减法计 数器? 设4.分析十进制加法计数器是如何去掉后6个计数状态的?,实 验 机 介 绍,十进制设计电路图,
