1、 项目任务书题目： 智力竞赛抢答装置的设计与调试系 部 电子信息工程学院学科门类 工 学 专 业 光电信息工程 2014 年 12 月 15 日合肥师范学院 数字逻辑电路测试与设计（任务书）智力竞赛抢答装置的设计与调试摘要随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏,再购置的麻烦和及时性就会影响活动的开展,因此设计了本抢答器。数字抢答器
2、由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。关键词：抢答电路 定时电路 报警电路 时序控制 合肥师范学院 数字逻辑电路测试与设计（任务书）I目 录一引言.11.1 课题来源及意义.21.2 研究现状及趋势.3二系统设计.42.1 概述.5（阐述抢答器的系统原理，包括综述，组成框图及各部分介绍）2.2 方案比较6（总结各个方案的优缺点，比较几种方案）2.3 方案确定7（通过上节内容中的几种方案的比较，得出最优方
3、案，并详细介绍）三电路设计与调试8（包括单元电路设计，参数计算，元器件选型，最终得出总电路图，并阐述调试方法与过程）四总结与展望9（总结你的设计方案的优缺点，并提出改进方案）4.1 总结104.2 展望11参考文献12附录13（附系统总体电路图，用正规软件绘制）合肥师范学院 数字逻辑电路测试与设计（任务书）0一 引言1.1 课题来源及意义通过这次课程设计,了解简单多功能数字电路抢答器的组成原理，初步掌握数字电路抢答器的调整及测试方法，提高思考能力和实践能力。同时通过本课题设计，巩固已学的理论知识，建立逻辑数字电路的理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确设计
4、、计算定时计数的各个单元电路。初步掌握多功能抢答器的调整及测试方法。本论文通过参考大量文献对抢答器的工作原理做了系统介绍，通过详细的调查和权威技术资料及相关情报的收集，为学校等单位举行的简单的抢答活动提供了简单设计思路，对于企业了解抢答器产品生产技术及其发展状况十分有益。1.2 研究现状与趋势随着我国经济和文化事业的发展，在很多公开竞争场合要求有公正的竞争裁决，因此出现了抢答器。抢答器又称为第一信号鉴别器，其主要应用于各种知识竞赛、文艺活动等场合。抢答器一般是由很多电路组成的，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更为困难，而且市面上出售的抢答器不仅价格昂贵，
5、在中小城市也极难买到，这无疑给有意举办智力竞赛的单位带来了很大的不便。目前，传统普通抢答器主要存在以下缺陷：1、在一次抢答过程中，当出现超前违规抢答时，只能处理违规抢答信号，而对没有违规的有效抢答信号不能进行处理，因而使该次抢答过程变为无效。2、当有多个违规抢答时，普通抢答器或采用优先编码电路选择其中一个，或利用抢答电路电子元件的“竞争”选择其中一个。对于后者由于抢答电路制作完毕后电子元件被固定。各路抢答信号的“竞争”能力也被固定，因而本质上也有优先权。普通抢答器存在不公平性。3、当有多个违规抢答时，普通抢答器只能“抓住”其中一个而出现“漏洞” 。随着科技的发展，现在的抢答器有着数字化，智能化
6、的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。合肥师范学院 数字逻辑电路测试与设计（任务书）1二 系统设计2.1 概述2.1.1 基本要求：1. 抢答器可以实现基本抢答；可同时供 8 名选手或 8 个代表队参加比赛，他们的编号分别是 0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是 S0、S1、S2、S3、S4、S5、S6、S7。2给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。3抢答器具有数据锁存和显示的功能
7、。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在 LED 数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。2.1.2 功能简述：根据对功能要求的简要分析，将定时抢答器电路分为主题电路和扩展电路两部分。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答器按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答及报警功能。比赛开始时，接通电源，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器上显示设定时间。当节目主持人宣布“抢答开始
8、” ，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器开始倒计时。若定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。若选手在定时时间内按动抢答按钮时，抢答器要完成以下四项工作：（1）优先编码器电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；（2）扬声器发出短暂声响，提醒节目主持人注意；（3）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；（4）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕时，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢
9、答。合肥师范学院 数字逻辑电路测试与设计（任务书）22.2 方案比较针对题目设计要求，经过分析与思考，拟定以下二种方案：方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控制。主体框图如下：图 1 八路智力抢答器方案一设计框图方案二：主持人按动开始抢答的开关后，最先抢答的选手的电平信号先经过优先编
10、码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器，将最先抢答的该选手的编号显示出来，并同时产生报警信号，到此完成的是抢答功能；如果没有人抢答， 30 秒减计数器减到 00 时也会发出报警信号，此是完成计时功能。合肥师范学院 数字逻辑电路测试与设计（任务书）3主体框图如下：图 2 八路智力抢答器方案二设计框图2.3 方案确定相比之下，第二种方案更好些。它的优点表现在以下几个方面：这种方案原理比较简单。主持人对整体电路的控制只需几个门电路就可完成，不必用特别的芯片来组成控制电路；更容易实现报警提示功能，在有选手抢答后或者计时开始和结束时。既减少了布线使整个
11、电路更直观简单，又降低了产生错误的可能性。合肥师范学院 数字逻辑电路测试与设计（任务书）4三 电路设计与调试1.设计所使用的元件：元器件：74LS48 三片，72LS192 两片，74LS279、74LS148、74LS00、74LS11、555 各一片，数码管三个，发光二极管一个，开关、电阻、电容若干，导线若干2.各个单元电路（1）抢答电路设计抢答电路的功能有两个：一是能分辨出选手按按钮的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按钮操作无效。因此，选用优先编码器74LS148 和 RS 锁存器 74LS279 以及译码显示电路完成上述功能。抢答器电路工作原理：SW1
12、-8 为八位选手的抢答开关，SW9 单刀双掷开关设为主持人控制开关。当主持人控制开关置于清零状态时，RS 触发器的 R 端为低电平，输出端全部为低电平。合肥师范学院 数字逻辑电路测试与设计（任务书）5于是 74LS48 的 BI 为高，显示器灭灯；74LS148 的选通输入端 ST 为高电平，74LS148 处于工作状态，此时锁存电路不工作。当 SW9 置于开始状态，优先编码电路和锁存电路同时处于工作状态。74LS279 的 1R、1S 均为高电平，由真值表可知，输出 1Q 为低电平，从而使 74LS148 输入使能端为低电平有效，即抢答器处于等待工作状态。若有选手（假设为 3 号选手）按动抢
13、答开关（即闭合 SW4） ，此时优先编码器 74LS148 输入端 I3 接低电平有效，则输出 A2A1A0 为 100，A2A1A0 分别接至 4S、3S、2S，根据 RS 锁存器真值表，2Q3Q4Q 输出分别为 110，从而 74LS48 的输入端 DCBA 为 0011，经 74LS48 译码，显示器上显示“3” 。与此同时，当 74LS148 输入端有一个为低电平时，GS 为低电平有效，即标志译码器处于工作状态，从而使 1S 为 0，此时 1Q 输出为高电平，致使 EI 为高电平，74LS148 处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路
14、的准确性。抢答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。合肥师范学院 数字逻辑电路测试与设计（任务书）6（2）定时电路设计设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定一次抢答的时间（设为 30s） 。设计中选用十进制同步加/减计数器 74LS192 进行设计，74LS192 是具有置数和清零功能, 其引脚图和逻辑图如图 10 所示。图 10 74LS192 引脚图和逻辑图P0、P1、P2、P3置数并行数据输入；Q0、Q1、Q2、Q3计数数据输出；CR清零端；LD置数端；CPu 加法计数 CP 输入；CPd 减法计数 CP 输入
15、；CO进位输出端；BO借位输出端。 表 5 74LS192 真值表根据设计要求，需要两片 74LS192 构成 100 进制减计数器。由功能真值表可知，只需将个位 74LS192 的借位输出端 BO 与十位 74LS192 的 CPd 即可实现 100 进制减计数。值合肥师范学院 数字逻辑电路测试与设计（任务书）7得注意的是，要使其实现减计数，CPu 端口必须接高电平。计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由 555 构成的多谐振荡器构成，如图 11 所示。多谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。图 11 多谐振荡器因为周期为一秒，所以频率是 1 赫兹。图中电容的充放
16、电时间分别是：t1=RBCln20.7RBC t2=(RA+RB)Cln20.7(RA+RB)C 所以 555 的 3 端输出的频率为： f=1/(t1+t2)1.43/(2RA+RB)C 我们采用的电阻和电容值分别是：RA=15K，R2=68K，C1=10uf,满足上式，即得到的是秒脉冲。由以上集成芯片设计的定时电路如图 12 所示。图 12 定时电路合肥师范学院 数字逻辑电路测试与设计（任务书）8工作原理：首先主持人根据题的难易程度改变 74LS192 的输入端 D3D2D1D0 的电平来确定抢答时间（假定为 30 秒），555 构成秒脉冲产生电路为计时电路提供脉冲。抢答开始前主持人闭合开
17、关，74LS192 的置数端 PL 为低电平有效，处于置数状态，数码管显示定时时间。抢答开始，主持人打开开关，计数器处于计数状态，555 产生的秒脉冲与十位74LS192 借位输出端（其初始状态为高电平）相与。计数器递减计数至 00，十位 74LS192借位输出端为低电平，计数器停止工作，产生报警。计时期间有人抢答，减计数器停止计时，显示器上显示此刻时间。3）报警电路设计由 555 定时器和三极管构成的报警电路如图 13 所示。图中 555 定时器用来构成多谐振荡器，其震荡频率和秒脉冲产生电路中频率的计算方法相同。3 端的输出信号经过三级管驱动扬声器，发出报警信号。当 4 端的输入信号是高电平
18、时，振荡器工作，有报警信号，4 端输入低电平时，振荡器不工作，没有报警信号。也就是说需要报警时只需控制输入端即可。电路图如下:图 13 报警电路合肥师范学院 数字逻辑电路测试与设计（任务书）9（4） 时序控制电路时序控制电路是抢答器设计的关键，需要完成以下三项功能：a.主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。b.当竞赛选手按动抢答键时，扬声器发声，同时抢答电路和定时电路停止工作。c.当设定的抢答时间到，无人抢答时扬声器发声，同时抢答电路和定时电路停止工作。本设计中采用门电路对控制开关、抢答电路、定时电路、报警电路进行连接，以实现上述三项功能要求（
19、如图 14 所示） 。图 14 时序控制电路其中，两输入与非门采用 74LS00，引脚图如图 15 所示。三输入与门采用 74LS11，引脚图如图 16所示。电路中利用与非门两输入端相连实现非门的逻辑功能。合肥师范学院 数字逻辑电路测试与设计（任务书）10图 15 74LS00 引脚图图 16 74LS11 引脚图工作原理：门 G1 的作用是控制时钟信号 CP 的放行与禁止，门 G2 的作用是控制74LS148 的输入使能端。主持人控制开关从“清零”位置拨到“开始”位置时，74LS279的输出 1Q=0，经 G3 反相，A=1，则从 555 输出端来的时钟信号 CP 能够加到 74LS192
20、的CPd 始终输入端，定时电路进行递减计时。同时，在定时时间未到时，74LS192 的借位输出端 BO2 为低电平，门 G2 的输出 ST 为高电平，使 74LS148 处于正常工作状态，从而实现功能 a 的要求。当选手在定时时间内按动抢答按钮时，1Q=1，经 G3 反相，A=0，封锁CP 信号，定时器处于保持工作状态；同时，门 G2 的输出 ST 为低 74LS148 处于禁止工作状态，从而实现功能 b 的要求。当定时时间到时，来自 74LS192 的 BO2 为高，ST 为高，74LS148 处于禁止工作状态，禁止选手进行抢答。同时，门 G1 处于关门状态，封锁 CP 信号，使定时电路保持
21、 00 状态不变，从而实现功能 c 的要求。（5） 总体电路图合肥师范学院 数字逻辑电路测试与设计（任务书）11图 17 总电路图下面介绍八路智力竞赛抢答器的使用原理。首先是各个选手分别对应的按钮编号是 S0、S1、S2、S3、S4、S5、S6、S7，抢答后显示器上显示的分别是 0、1、2、3、4、5、6、7。 然后是主持人对整个电路系统清零，将开关置于“清零”的位置，输出低电平，分为两路：一路与锁存器的 1R2R3R4R 端相连，使输出端 1Q2Q3Q4Q 为低电平，1Q 所输出的低电平经与门反馈给 74LS148 的 EI 端子，编码器不工作，因此抢答部分显示器灭灯无显示，实现了清零；另一
22、路低电平输出到计数器 74LS192 的 LD 端，而 CR 端也是低电平，所以使得对应显示器输出预置的数据。接下来主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片74LS192 的四个输入端 D、C、B、A 的高低电平来进行（例如要设定时间为 30 秒,就将十位的 74192 的 D、C、B、A 分别置位为 0、0、1、1，而将各位的 74LS192 的 D、C、B、A合肥师范学院 数字逻辑电路测试与设计（任务书）12都置于 0） 。当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平有两路方向：一路输出到 74LS192 的 LD 端，使其处于高电
23、平而开始减计数；还有一路输出到锁存器的 R 端。当任意一个选手抢答时，例如 3 号抢答时，74LS148 三号端子输入低电平有效，此时GS 为低电平有效，表征编码器在正常工作。编码输出 A2A1A0 为 100，与其对应的 4S3S2S为 100，经 74LS279 锁存，4Q3Q2Q 输出为 011，经译码显示编号为 3。与此同时，1Q 所输出的高电平反馈回编码器的是能输入端，使其停止工作。此时，其他选手若再按动按钮也无对应输出，这就保证了抢答者优先性以及抢答电路的准确性。另一路，74LS148 的GS 端输出电平由高变低，与秒脉冲发生器产生的秒脉冲相与后输出为 0，使得无脉冲抵达计数器 7
24、4LS192 的 Down 端。计数器停止工作，保持原来显示不变，即实现了暂停减计数使其记录抢答时间的功能。若没有选手按动按钮，则 74LS279 输出全为高电平，74LS148 也输出高电平，1Q 端输出低电平至 74LS48 的灭灯输入 RI/RBO 端，使得信号经 74LS48 到显示器上时无显示；若到定时部分计数器倒计时到 00 还无选手按动按钮的话，十位 74LS192 的借位输出端输出高电平反馈回个位 Down 端，停止计数。综上所述，所设计的电路基本可以实现要求中的功能。合肥师范学院 数字逻辑电路测试与设计（任务书）13四 总结与展望4.1 总结通过本次课程设计，不仅有效巩固了本
25、学期所学数电的相关知识，加强了对重要知识点的记忆和理解，还学会如何运用 Protues 仿真进行仿真，受益匪浅，现总结如下。抢答器的设计在本学期数电实验中操练过，因此对其并不陌生。但它的功能要求相对于数电实验中的抢答器要更深一步，不仅添加了定时电路、报警电路，其时序控制电路也要比原先复杂。对于单元电路的设计，均较顺利的完成。而本设计的难点在于时序控制电路的设计，如何在第一位抢答者抢答题目后让编码器停止工作；如何使计时电路在抢答后停止倒计时；如何让定时电路和抢答电路同时清零。设计过程中，根据以往抢答器设计思路，及查阅相关资料，可运用 74LS279 的输出 1Q 完成上述控制任务。从这一点，折射
26、出自己在平时的学习中较死板，缺乏变通思考的能力。在电路仿真的过程中，由于Protues操作相对较简单，因此在仿真过程中较为顺利。只有在总电路图的仿真时，由于粗心大意，误将两个与非门连接成的非门输入输出接反，导致未出现相应仿真结果，经认真排查电路，发现问题所在，更正，最终完成仿真任务，从而验证了电路图的正确性。4.2 展望通过本次实践操作，也让我深刻明白：只有将课本上的理论知识，结合实践不断练习，不断总结提炼，反复思考实践中的经验教训，才能够真正消化为自己的知识。参考文献1电子线路设计实验测试 第三版，谢自美 主编，华中科技大学出版社2新型集成电路的应用电子技术基础课程设计梁宗善 主编，华中科技大学出版社3电子技术基础课程设计，孙梅生等编著，高等教育出版社4康华光 编.电子技术基础 数字部分.北京 高等教育出版社,第五版5李士雄，丁康源编.数字集成电子技术教程.北京 高等教育出版社，20036曹汉房，陈耀奎编.数字技术教程.北京 电子工业出版社，1995合肥师范学院 数字逻辑电路测试与设计（任务书）14附 录整体电路图
