1、第四章 存储器子系统,本章主要内容:,(1) 存储器的一些基本概念(2) 存储器如何存储信息?(3) 如何用存储芯片构成一定容量的存储器?(4) 外部存储器的工作原理,4.1 概述,典型结构: 三级存储体系结构高速缓存(Cache) 主存 外存层次, Cache: 容量小、速度快 主存: 容量较大、速度较快 外存: 容量大、速度慢,4.1.1 存储系统的层次结构,存储器读写命令,命中,不命中,CPU访问高速缓存(Cache)和主存的工作原理:,4.1.3 存储器的分类 (4.1.2节略),1. 按存储介质(存储信息的机理)分类,(1) 半导体存储器, 有源器件 速度快 非破坏性读出,主要作高速
2、缓存和小容量主存。, 静态存储器: 利用双稳态触发器存储信息, 动态存储器: 用电容存储的电荷存储信息, 速度低, 集成度低 功耗较大 信息易失,适合于作为大容量主存。, 需要刷新, 集成度高, 功耗小,(3) 光盘存储器, 速度慢,利用激光对光盘表面的记录模进行照射后是否出现烧孔(融坑)等表示信息。, 容量很大, 非破坏性读出, 长期保存信息, 容量大, 长期保存信息,利用磁层上不同方向的磁化区域表示信息。, 非破坏性读出,适合于作外部存储器。,(2) 磁表面存储器, 速度慢,适合于作外部存储器。,2. 按存取方式分类,随机存取:,(1) 随机存取存储器(RAM),可按地址访问存储器中的任一
3、单元, 访问时间与单元地址无关。,固定掩模型ROM: 用户不能编程,可读/可写,只读不写,PROM: 用户可一次编程,EPROM:,用户可多次编程,(紫外线擦除),EEPROM:,用户可多次编程(电擦除),可执行操作:,(2) 只读存储器(ROM),Flash ROM:,用户可多次编程(电擦除),RAM和 ROM的评价指标:, 存取时间,存取时间 用TA表示,(一般为ns级),从存储器收到地址到数据写入存储器或者读出的数据可用为止所需要的时间。, 存取周期,存储器做连续访问操作过程中一次完整的存取操作所需的全部时间。,存取周期的定义:,如下图所示:,存取时间,存取周期,存取间隔,t,用于读出后
4、的信息恢复或者控制线路恢复稳定,(3) 顺序存取存储器 (SAM),访问时读/写部件按顺序查找目标地址, 访问时间与数据位置有关。,如: 磁带机 与磁带录音机工作原理类似, 但存储信息为数字信息, 而非模拟信息。,等待操作,平均等待时间(ms),读/写操作,两步操作,速度指标,数据传输率(字节/秒),(4) 直接存取存储器(DAM),访问时, 读/写部件先直接指向一个小区域, 再在该区域内顺序查找。访问时间与数据位置有关。如: 磁盘、光盘等, 操作过程是:,三步操作,定位(寻道)操作,等待(旋转)操作,读/写操作,速度指标,平均定位(平均寻道)时间(ms),平均等待(平均旋转)时间(ms),数
5、据传输率(位/秒),4.2 半导体存储器,存储信息原理:, 静态存储器SRAM(双极型/静态MOS型), 动态存储器DRAM (动态MOS型),依靠双稳态电路内部交叉反馈的机制存储信息。速度快, 功耗较大, 适合于作Cache。,依靠电容存储电荷的原理存储信息。 功耗较小, 容量大, 速度较快, 适合于作主存。,较静态存储器慢, 比外存快,1.TTL型存储单元举例,如图所示,V1和V2交叉反馈构成一个双稳态电路,可存储一位二进制数。,定义:V1导通,V2截止存储信息为0,反之存储信息为1。,4.2.1 双极型存储单元与其芯片,(1) 写入 字线Z加负脉冲，从3V下降到0.3V，写1时W加高电平
6、3V, W维持不变，D1正偏,有电流从W到V2的基极,使V2导通,W与Z之间的电平差远小于W与Z之间的电平差值,将使V1截止。如写0, W加高电平3V, W维持不变,过程是类似的。,图4-3为双极型存储单元的读/写方式。,(2)保持字线为高电平3V,W和W非为1.6V, D1和D2反偏,存储单元电路和外界隔离,电路维持原状态不变。 (3)读出字线Z加负脉冲,从3V下降到0.3V, W和W非为1.6V,如原存1,V1截止,V2导通,则W经D2到V2有较大电流,W非基本无电流,通过读放可检测出读1信号,读0信号类似。,2. TTL存储器芯片举例 (1)引脚及功能 如图4-4所示，是双极型芯片SN7
7、4189,存储容量为:16 4位,即16个存储单元,每个存储单元可存储4位数据。4根地址线，4根输入数据线，4根输出数据线,电源线VCC，地线GND，片选线S非，低电平有效；读写线W非，低电平写入，高电平读出。,(2)内部结构 如图4-5(a)所示，双极型芯片SN74189采用双译码结构，每条行译码线和列译码线有4个交叉点，代表每个存储单元有4位。图4-5(b)表示一个位平面的逻辑结构。,例4-1S=0, 地址:0110,即A3=0,A2=1,A1=1,A0=0,则选中X1和Y2交叉处的存储单元电路;如写入代码1010, W=0, 可在输入数据线DI上加该代码,实现写入功能, 如W=1,则在输
8、出数据线DO上有0110单元存储的内容。,4.2.2 静态MOS存储单元与存储芯片,1、六管静态单元,(1) 组成,T1、T3: MOS反相器,双稳态触发器,T2、T4: MOS反相器,T5、T6: 控制门管,Z: 字线, 选择存储单元,(2) 定义,“0”: T1导通, T2截止;,“1”: T1截止, T2导通。,(3) 工作,字线Z: 加高电平, T5、T6导通, 选中该单元。,原信息为“1”, 即T1截止, T2导通, 则W通过T6和T2对地放电, 使W上有电流, 经放大为“1”信号。,只要电源正常, 保证向导通管提供电流, 便能维持一管导通, 另一管截止的状态不变。,静态单元是非破坏
9、性读出, 读出后不需重写。,(4) 保持,Z: 加低电平, T5、T6截止, 该单元未选中, 保持原状态。,所以称为: 静态存储单元,2. 存储芯片,例. SRAM芯片2114 (1K4位),(1) 外特性,地址端: A9A0 (输入),数据端: D3D0 (输入/输出),电源、地,(2) 内部寻址逻辑,控制端:,= 0 选中芯片,= 1 未选中芯片,= 0 写,= 1 读,寻址空间1K, 存储芯片共1K4个位单元, 被分成4个位平面(按矩阵排列), 每个平面1K 1位。,如下图所示:,每面矩阵排成64行16列。,D3,D2,D1,D0,读写过程控制:,(3) 读写时序,读周期,tRC: 读周
10、期。有效地址应当在整个周期中维持不变。它也是两次读出的最小间隔。tA: 读出时间，从地址有效到输出稳定所需的时间。此时可以使用读取的数据，但读周期尚未结束，读出时间小于读周期。在数据输出稳定后，允许撤消片选信号与读命令。tCO:从片选CS非有效到输出稳定所需的时间。输出稳定后，允许撤消片选与读命令。tCX: 从片选CS非有效到数据有效所需的时间。但此时数据尚未稳定，仅仅是开始出现有效数据而已tOTD: 从片选信号无效后到数据输出变为高阻态的时间。换句话说，它是片选无效后输出数据还能维持的时间，在这之后输出将无效tOHA: 地址改变后数据输出的维持时间,写周期,采用电容存储电荷方式存储信息，不需
11、要双稳态电路，因而可以简化结构。充电后MOS管断开，即可使电容电荷的泄漏极少，而且大大降低芯片的功耗。,这两点都使芯片集成度得到提高，因而在相同水平的半导体芯片工艺条件下，每片DRAM的最大容量约为SRAM的16倍。,4.2.3 动态MOS存储单元与存储芯片,4.2.3 动态MOS存储单元与存储芯片,1. 单管单元,(1) 组成,C: 记忆单元,T: 控制门管,Z: 字线,W: 位线,(2) 信息的存储,“0”: C无电荷;,“1”: C有电荷。,写入: Z加高电平, T导通, W上加高/低电平, 写1/0,读出: W先预充电, 断开充电回路;,(3) 工作,Z加高电平, T导通, 据W线电位
12、变化, 读出1/0,C,W,Z,T,C,(4) 保持,字线Z: 加低电平, T截止, 该单元未选中, 保持原状态。,单管单元是破坏性读出, 读出后需重写。,地址线:,A7A0 (输入)分时复用, 提供16位地址。,电源、地,引脚1未使用, 或在新型号中用于片内自动刷新。,2. 存储芯片,外特性:,例. DRAM芯片2164 (64K1位),控制端:,片选,= 0 写,= 1 读,写使能WE,行地址选通RAS= 0时,列地址选通CAS= 0时,A7A0为行地址,高8位地址,A7A0为列地址,低8位地址,4.3 主存储器组织,应解决的问题:, 芯片的选用, 地址分配, 片选逻辑, 信号线的连接,多
13、大容量, 位数, 多少片等,将CPU提供的全部地址空间的哪些地址空间分配给所设计的存储器, 怎样分配, 电路中如何体现,如何产生芯片所需片选信号,所有信号线如何连接,线路连接的原理框图:,CPU,控制总线,地址译码电路 (产生片选信号),地址,.,例1.,给出芯片地址分配与片选逻辑, 画出存储器框图,1. 计算所需芯片数,设计步骤:,方法1: 先扩展位数, 再扩展单元数,8片,位扩展,单元扩展或字扩展,存储器寻址逻辑,2. 地址分配与片选逻辑,芯片内的寻址系统,芯片外的地址分配与片选逻辑,为芯片分配哪几位地址, 以便寻找片内的存储单元.,由哪几位地址形成芯片选择逻辑, 以便寻找芯片.,存储空间
14、分配:,本例假设: 4KB存储器在16位地址空间(64KB)中占据任意连续区间。,即本4KB占据64KB的哪4K空间?,低位地址分配给芯片, 高位地址形成片选逻辑。,需12位地址寻址：,4KB,A15A12A11A10A9A0,A11A0,0 0 0 0,任意值,0 0 1 1,0 1 1 1,1 0 1 1,0 1 0 0,1 0 0 0,1 1 0 0,1 1 1 1,片选,芯片地址,低位地址分配给芯片, 高位地址形成片选逻辑。,3.连接方式,（1）扩展位数,4,4,10,4,A9A0,（2）扩展单元数,（3）连接控制线,（4）形成片选逻辑电路,即每一组的连接详图(如0组):,某半导体存储
15、器，按字节编址。其中，0000H 07FFH为ROM区，选用EPROM芯片（2KB/片）；0800H13FFH为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15A0（低）。给出地址分配和片选逻辑。,例2.,1.计算容量和芯片数,ROM区：2KB,RAM区：3KB,存储空间分配：,2.地址分配与片选逻辑,本例可以先安排大容量芯片（放地址低端），再安排小容量芯片。,便于拟定片选逻辑。,共3片,A15A14A13A12A11A10A9A0,0 0 0 0 0 0 0,0 0 0 0 0 1 1,0 0 0 0 1 1 1,0 0 0 1 0 0 1 1,0 0 0 0 1 0 0,
16、0 0 0 1 0 0 0 0,低位地址分配给芯片，高位地址形成片选逻辑。,芯片 芯片地址 片选信号 片选逻辑,2K,2K,1K,A10A0,A10A0,A9A0,CS0,CS1,CS2,A12A11,A12A11,A12A11,5KB需13位地址寻址：,ROM,A12A0,RAM,A10,A15A14A13为全0,CPU,地址总线,2KRAM,2KROM,1KRAM,A10A0,A10A0,A9A0,设计一半导体存储器，其中ROM区4KB，选用ROM芯片（4K4位/片）；RAM区3KB，选用RAM芯片（2KB/片和1K4位/片）。地址总线A15A0（低），双向数据总线D7D0（低），读/写线
17、R/W。,作业：,1.给出芯片地址分配和片选逻辑式,2.画出该存储器逻辑框图（各芯片信号线的连接及片选逻辑电路，,注意：ROM的数据端是单向（出），不使用R/W；,片选低电平有效）。,4.3.5 动态存储器的刷新,1. 刷新定义和原因,定期向电容补充电荷,刷新,动态存储器依靠电容电荷存储信息。电容电荷随时间推移将缓慢释放(泄漏), 因此需要定期向电容补充电荷, 以保持信息不变。,2. 最大刷新间隔,大多数DRAM的要求: 2ms内必须对所有动态单元刷新一遍,各存储芯片可同时刷新, 片内按行刷新(按行读)。,3. 刷新方法,刷新一行所用的时间。, 刷新周期(存取周期):, 刷新周期数:,刷新一片
18、芯片所需的周期数由芯片矩阵的行数决定。, 四管动态存储器, 读出时能自动补充电荷; 单管动态存储器, 读出时能自动重写以补充电荷;,刷新时的几个基本概念:,对主存的访问,由CPU提供行、列地址，随机访问。,2ms内集中安排所有刷新周期。,CPU访存：,4.刷新周期的安排方式,死区,用在实时要求不高的场合。,动态芯片刷新：,由刷新地址计数器提供行地址，定时刷新。,（1）集中刷新,2ms,50ns,（2）分散刷新,各刷新周期分散安排在存取周期中。,100ns,用在低速系统中。,2ms,（3）异步刷新,例.,各刷新周期分散安排在2ms内。,用在大多数计算机中。,每隔一段时间刷新一行。,128行,15
19、.6 微秒,每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。,15.6 微秒,15.6 微秒,15.6微秒,刷新请求,刷新请求,（DMA请求）,（DMA请求）,4.4 磁表面存储器,4.4.1 存储原理与技术指标,1. 读写原理, 存储介质: 磁层, 读/写部件: 磁头,(如聚酯薄膜、铝合金、陶瓷等软/硬基体覆盖氧化铁物质等),磁介质运动,磁介质, 读/写过程:,(1) 写入,在磁头线圈中加入磁化电流(写电流), 并使磁介质移动, 在磁层上形成连续的小段磁化区域(位单元)。电流大小可以使磁化强度达到饱和。,磁化后的磁场强度用Br表示。,根据所加电流方向不同, 被磁化的方向也不同
20、, 磁化强度分别用+Br和Br表示。,(2) 读出,磁头线圈中不加电流, 磁层移动。当被磁化的记录磁层(位单元)的转变区经过磁头下方时, 在线圈两端产生感应电势。,读出信号,磁通变化的区域,转变区,感应电势,被磁化的区域是存储的信息; 在磁化区域(位单元) 的两侧各一个磁化状态的转变区，根据转变区的存在及其性质（位置、方向、频率等），体现所存储的信息。,(2) 存储容量,非格式化容量:,格式化容量:,总位数,(用位密度计算),有效位数,(用扇区内的数据块长度计算),2. 技术指标,道密度:,(1) 记录密度,位密度:,单位长度内的磁道数。,磁道上单位长度内的二进制代码数。,记录密度决定了存储容
21、量。, 关于格式化:,不同计算机系统对磁表面存储器的信息记录的格式有不同要求(如磁道的划分、扇区的划分等)，,(3) 速度指标,平均存取时间,磁带: 平均等待时间,磁盘: 平均定位、平均旋转时间,衡量查找速度 ms,数据传输率,衡量读/写速度 bit/s或Byte/s,从磁盘中读数据到主存的时间,或,从主存写数据到磁盘的时间,信息记录的格式取决于不同操作系统以及操作系统的不同版本。因此为满足不同计算机系统的要求, 磁表面存储器出厂时, 未设置信息记录格式。装机时, 按所使用操作系统设置信息记录格式, 即格式化。,6.5 磁盘存储器（见教材P349/P334）,适用于频繁调用的场合, 常作主存的
22、直接后援。,磁盘,磁盘控制器,磁盘驱动器,+ 接口,磁盘适配器,盘片、磁头,定位系统、传动系统,1. 组成,(1) 软盘信息分布与寻址信息,1) 信息分布,盘片:,单片, 双面记录,磁道:,盘片旋转一周, 磁头的作用区域,扇区:,同一磁道上长度相同的区段, 存放数据块,磁道,盘片旋转一周的磁头作用区,最外层为0道。,扇区,各磁道的线速度不同, 外道线速度高, 内道线速度低, 因此, 外道的信息密度低于内道的信息密度。,注: 各磁道容量相同, 各道位密度不同, 内圈位密度最高。, 非格式化容量,= 面数(道数/面)内圈周长圈位密度, 格式化容量,= 面数(道数/面)(扇区数/道)(字节数/扇区)
23、,驱动器号、磁头号、磁道号、扇区号、交换量,2) 寻址信息,文件占有的扇区数量,记录面号,比如: PC机3.5英寸高密度软盘格式化容量为:,容量= 2面80道/面18扇区/道512B/扇区=1.44MB,盘 组:,多个盘片, 双面记录。,各记录面上相同序号的磁道构成一圆柱面。,圆柱面:,定长记录格式:,(2) 硬盘信息分布与寻址信息,1) 信息分布,(柱面数=道数/面),数据块格式:,不定长记录格式:,对每一个圆柱进行编号, 称为圆柱号,划分扇区, 每扇区存放一个定长数据块,称为记录块, 无扇区划分, 驱动器号,2) 寻址信息,选择磁盘组,选择盘面,选择磁道,选择起始扇区,扇区数, 圆柱面号,
24、 磁 头 号, 扇 区 号 (无扇区划分时记录号), 交 换 量,例: 定长记录格式,2. 磁道记录格式(简称磁道格式),磁道时间,磁道,索引脉冲,脉冲前沿标志磁道的开始,磁道由若干扇区组成, 除数据区外的其它信息都是为了正确识别有效数据而设置的信息格式。,(IBM系列微机),扇区i,标志区:,标志信息、,CRC校验码,数据区:,标志信息、CRC、数据字段, 标志区组成:, SYNC:,为正确识别信号而设置的同步字符。,头标区(地址标志区, 共7个字节):, 头标区: 第1字节为A1, 第2字节为圆柱号高位, 圆柱号低位: 1个字节, 磁头号: 1个字节, 对各个位有不同规定(其中1位表示本扇
25、区段是否为坏区), 扇区号: 1个字节, CRC校验: 2个字节, 存放头标区的循环校验码, 数据区组成:,(注: 不同计算机磁道记录格式可能不同), 数据区标志:,2个字节: A1F8, 数据DATA: 定长数据块, 如256B/512B/1024B等, CRC校验:,用于数据的2个字节的循环校验码, 隔区G2: 16个字节的00, 实现与数据区的隔离,3. 磁盘基本操作,寻道:,磁头径向移动,寻找扇区:,盘片旋转,串行读/写,DMA方式传送,(2) 读/写操作,(1) 寻址操作,4.3.3 磁记录方式,1.定义,写电流波形的组成方式。,解决,提高可靠性,：增大写波幅度，以提高读出 信号幅度
26、。,内同步，即能从自身读出信号序列中提取同步信号，以区分位单元。,提高记录密度,减少转变区数目,使位单元长度缩短。,具有自同步能力，,使位单元长度缩短。,2.实用记录方式的特点与应用,（1）不归零-1制（NRZ1）,写1时电流变，写0时电流不变。,0 0 1 1 0 1,转变区少，无自同步能力。,（2）调相制（PE）,0 0 1 1 0 1,写1时电流正跳变，写0时电流负跳变。,转变区多，有自同步能力。,用于常规磁带机。,（3）调频制（FM）,0 0 1 1 0 1,即：写1时电流变二次，写0时电流变一次。,转变区多，有自同步能力。,用于早期磁盘。,每个位单元起始处，写入电流都改变一次方向，留
27、下一个转变区，作为本位的同步信号；在位单元中记录数据信息，如果写入0,则位单元中间不变。如果写入1,则写入电流在位单元中间改变一次方向。,写1时位单元中间电流变，相邻的0交界处电流变。,转变区少，有自同步能力。,用于软盘与小容量硬盘。,（4）改进型调频制（MFM或M2F）,0 0 1 1 0 1,可压缩位单元长度(转变区约为FM的一半)：,0 0 1 1 0 1,（5）群码制（GCR）,记录码中连续的0不超过2个；,记录码按NRZ1方式写入。,转变区少，有自同步能力。,用于数据流磁带机(GCR4/5)。,4.4.4 校验码,1.码距的概念,（1）码距定义,一种编码体制中，各组合法代码间的不同位
28、数称距离，其最小距离为该编码的码距。,有效信息位+校验位,衡量一种编码查错与纠错的能力。,校验码,例1.,8421码,（2）码距作用,（3）查错与纠错的基本出发点,1）约定某种规律，作为检测的依据。,译码检测,2）增大码距，从信息量上提供指错的可能。,2.几个例子,码距d=,1,无查错、纠错能力。,有效信息位+1位校验位,校验码,奇偶校验码,如：偶校验,检测依据（编码规则）：,码距d=2,通过统计校验码中1的个数是否为偶数来查错。,1011001,0,可检测一位错，,约定校验码中1的个数为奇数/偶数。,1011011,1,不能纠错。,用于主存校验。,海明(Hamming,汉明)校验码,检测依据
29、：,多重奇偶校验。,代码分组,各组进行奇偶校验,形成多位,指误字,=全0 无错,全0 有错,指误字状态对应出错位序号，将出错位变反纠错。,海明码(Hamming Code) 多重奇偶检错 k位奇偶校验位，n位数据位，n+k位新数据位满足关系式： 2k-1n+k,n：最大信息位数,海明码产生（插入法）,海明码位h: 二进制码 h=h3h2h1h0 表示1-15，即0001-1111。校验位P插入2的幂次位置 令所有h0=1的码字位奇偶校验得P1(本例使用的是偶校验)，所有h1、h2、h3为1的码字位分别奇偶校验得P2(本例使用的是偶校验)、P4、P8。,例:用插入法产生01110011010的海
30、明码,用偶校验.,码字位置h,P1= d15 d13 d11 d9 d7 d5 d3 P2= d15 d14 d11 d10 d7 d6 d3 P4= d15 d14 d13 d12 d7 d6 d5 P8= d15 d14 d13 d12 d11 d10 d9海明码为:011100101011000,海明码纠错,对海明码复合码字运算得到检查码,由检查码检验结果,如出错指出位置。,检查码C=C3C2C1C0C0=d15d13d11d9d7d5d3P1 C1=d15d14d11d10d7d6d3P2 C2=d15d14d13d12d7d6d5P4 C3=d15d14d13d12d11d10d9P
31、8若C=0000,则未出错;若出错指出出错位置。例:d6出错,C1=1,C2=1;C=0110,指出了d6位置;对D6位求反纠错该位。,传统海明码能检测并纠正一位错或发现两位错;扩展海明码能检测多位错纠正一位错(参见教材)。,011100101011000,3.循环校验码（CRC）,设有效信息为A，约定代码为G。,A,校验码能被某代码除尽。,余数,校验码,例.有效信息A=1100，约定代码G=1011,（1）约定规律,G,= Q +,R,G,A-R,G,= Q,（2）编码方法,将有效信息与余数拼在一起形成校验码,有效信息位数,K：,r：,n：,余数位数,校验码位数,1）A左移r位,（r=3）：
32、,1100000,2）求余数：,1100000,1011,=1110 +,010,1011,余数,约定代码,3）形成校验码,（3）译码与纠错,循环校验码,余数为0，无错,K=4,（7，4）码,n=7,余数非0，有错,不同余数对应不同出错位数,1100000 + 010 = 1100010,生成多项式,(模2除),(模2加),利用余数循环的特点，将出错位移至校验码最高位，变反纠错。,节省硬件。,（4）生成多项式,满足三个条件,出错，余数不为0。,不同出错位对应不同余数。,余数循环。,可查表获得生成多项式,5.4 光盘存储器的基本原理,光盘存储器的控制机构与组成部件与磁盘存储器相似, 如:, 数据
33、记录格式, 寻址操作(寻址过程),划分光道、扇区、数据块等,不同之处主要在于记录信息的原理:, 光学读写头:,产生激光束的半导体激光器,激光束照射光介质(光盘), 留下“凹坑”, 有无“凹坑”分别表示1或0。,如只读型光盘和一次性写入型光盘:,基片,反光层,记录层,激光照射,写入:,照射后形成凹坑, 表示信息1; 没有激光照射处, 无凹坑, 表示0,读出:,激光照射,反射光,光敏器件,反射光经过光敏器件转换为1。若无凹坑, 则无反射光, 光敏器件转换为0,4.6 提高存储系统性能的一些措施 存储器子系统在很大程度上决定整个计算机系统的性能，如何提高存储器系统的性能是存储器系统研究的重点之一。
34、在只有一个主CPU的单机系统中，当前提高存储系统性能的主要方法有采用高速缓存、虚拟存储、并行主存、双端口存储器等技术。,4.6.1 高速缓冲存储器 程序中的大部分指令执行顺序和存放顺序是一样的,且循环程序要重复执行多次，这使得在一个小的时间段内，访存将集中在一个局部区域，这种特性称为程序的局部性。高速缓冲利用了程序的局部性，用来存放这个小区域的信息，可提高存储系统速度。,为了实现Cache的功能，要解决Cache的内容和主存之间的映象关系；地址的转换规则；如何对Cache进行读出和写入；如何对Cache内容进行更新替换等一系列问题。,1. 地址映象 Cache和主存在使用时分块(页)，块的大小
35、相同，分的块数不同。将主存中的一块装入Cache中指定块的方式称为地址映象。 (1) 直接映象 主存中的一页只能装入Cache中固定的一页。 映象规则: 用主存页号 MOD Cache页数 余数是几就装入到Cache第几页。,图4-35是直接映象示意图，每页0.5KB, Cache容量8KB，分16页，主存容量1MB，分2048页，16页为一组，共128组，主存的第0页，16页，32页，装入Cache的第0页，,主存1M，需20位地址码，低9位作为页内地址,高11位作为主存页号,这11位中高7位是组号，作为主存标记，低4位作为 Cache的页号,主存标记(7位),Cache页号(4位),页内地
36、址(9位),Cache的每一页设一个7位的标记，当主存的某页装入后，将主存页的组号写入标记位，CPU访问时，用地址的高7位和指定Cache页的标记比较，便知是否装入。例如主存的第32页(组号为2)只能装入Cache的第0页，装入后标记为: 0000010，即2，以后再访问时如标记为2，说明该页已装入，可以访问。,直接映象方式简单，容易实现，但冲突率高, Cache利用率低。如第16页装入Cache后，第32页不能再装入，即使Cache中有空页也不行。,(2) 全相联映象 主存中的一块可装入Cache中任意的一块。 如图4-36所示，主存的第0页，1页，2页，3页都可装入Cache的第0页;主存
37、的第0页，1页，2页，3页也可装入Cache的第2047页。这种方式冲突率低，Cache利用率高。,主存20位地址码， 低9位作为页内地址，高11位作为主存页号，称为主存页标记， Cache 的每一页设一个11位的标记，存放装入主存页的页标记。,CPU访问时，用地址的高11位和所有Cache页的标记比较，便知是否装入。例如主存的第32页装入Cache的第10页，装入后标记为: 00000100000，即32，以后再访问时如找到标记为32的页，说明该页已装入，可以访问，否则要到主存去找。,速度慢，若同时比较则成本太高,(3) 组相联映象 组相联映象是前两种方式的折衷。将主存空间按cache大小等
38、分成区后，再将cache空间和主存空间中的每一区都分成大小相同的组，主存中每组页数与cache中每组的页数也相同。主存和cache组间采用直接映像，组内采用全相联映像。,当组内页面的数量为1时，组相联映像即退化为直接映像，当组内页面数量等于整个cache的页面数量时，组相联映像即演变为全相联映像。,区,在本例中，每页0.5KB， Cache容量8KB，分16页，每4页一组，共4组；主存容量1MB，分2048页，4页为一组，共2048/(4*4)=128区。,组相联映象比直接映象灵活，比全相联映象实现容易，成本低，使用较多。,在根据主存地址变换确定cache地址的时候，主存地址的组号和页内地址直
39、接作为cache目标地址的组号和页内地址。 在cache中，每页设有9位的标记字段，此字段实际上指示主存的分区号和组内页号。 在确定cache组内页号的时候，将主存地址中的分区号和组内页号与cache的标记字段进行比较，如果符合，则表明cache访问成功。,2. 替换算法替换算法种类很多，下面介绍两种。 (1) 先进先出算法(FIFO) 在更新时，替换先装入的页。这种算法实现简单开销小，但不一定合理（调入较早但可能扔在使用）。,(2)近期最少使用算法(LRU) 为 Cache各页建立一个LRU目录，记录它们的使用情况，替换时将近期最少使用的页面调出，较好地反映了程序的局部性，近期最少使用算法实
40、现较复杂，系统开销大，但可提高命中率，是广泛使用的一种算法。,3. Cache的读/写过程 (1)读操作 访存时，地址同时送主存和Cache，如在Cache中找到，访问Cache命中，送往主存的地址作废；如果没有找到，访问Cache不命中，继续访问主存，同时要考虑替换。,(2)写操作 写操作有两种方法：一种是写回法(Write-Back)，执行写操作时只写入Cache，并作标志，替换时才一次写入主存。这种方式复杂，不能保持主存和Cache的一致性，但速度快。 另一种称为写直达法(Write-through)，在写入Cache的同时也写入主存，这种方式简单，可保持主存和Cache的一致性，但速度
41、慢，有些操作是无效操作。,Thanks!,1K4,1K4,2K8,4K4,4K4,需13位地址寻址：,7KB,A15A12A11A10A9A0,A12A0,0 0 0,任意值,0 1 1 1,1 0 1 1,1 1 0 1 1,1 0 0 0,1 1 0 0 0,片选,芯片地址,低位地址分配给芯片，高位地址形成片选逻辑。,芯片 芯片地址 片选信号 片选逻辑,4K,2K,1K,A11A0,A10A0,A9A0,CS0,CS1,CS2,A12,A12A11,A12A11A10,附: 半导体存储芯片的一般结构,除存储单元本身, 存储芯片还包括地址译码器、I/O电路、片选控制和输出驱动电路等。,(1)
42、 地址译码器 地址译码器对n条地址线译码, 以选择2n个存储单元中的一个。根据输入地址来选择存储单元, 通常采用行/列双译码方式;(2) I/O电路 I/O电路在数据总线与被选中的单元之间, 控制被选中单元读出或写入, 并具有驱动作用。,(3) 片选控制电路, 片选控制电路用于控制存储芯片是否被选中。, 为扩展存储器的字数, 常需将若干存储芯片的数据线并联使用或与双向的数据总线接, 因而需要使用三态输出驱动电路, 既便于连接数据总线, 又具有驱动功能。,(4) 输出驱动电路,例: 一个8K8静态RAM, 关于存储器的组织,目的:用不同容量和不同数量的存储器芯片构成一个存储器系统, 实现与CPU的连接。,涉及内容: 存储器的逻辑设计 动态存储器的刷新,
