1、概述AD73561是一款双通道、 12位、高速、低功耗的逐次逼近型ADC，采用2.5 V单电源供电，具有高达5 MSPS的吞吐速率。该器件内置两个ADC ，每各ADC 之前均配有一个低噪声、宽带宽采样保持电路，可处理高达110 MHz的输入频率。转换过程和数据采集过程均采用标准控制输入，可与微处理器或 DSP轻松接口。在 CS的下降沿对输入信号进行采样，同时在此时刻开始转换。转换时间由SCLK频率决定。AD7356采用先进的设计技术，可在高吞吐速率下实现极低的功耗。在采用2.5 V电源供电，吞吐速率为5 MSPS时，典型功耗为14 mA。该器件还提供灵活的功耗/ 吞吐速率管理选项。该器件的模拟
2、输入范围为差分共模 VREF/2。 AD7356内置2.048 V基准电压源，也可使用外部基准电压源。AD7356提供16引脚超薄紧缩小型封装(TSSOP)。AD7356Rev. 0 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of th
3、ird parties that may result from its use. Specif_ications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O
4、. Box 9106, Norwood, MA 02062-9106, U.S.A.Tel: 781.329.4700 Fax: 781.461.3113 2008 Analog Devices, Inc. All rights reserved. 功能框图SCLKAD735612-BITSUCCESSIVEAPPROXIMATIONADC12-BITSUCCESSIVEAPPROXIMATIONADCCONTROLLOGICSDATAACSSDATABDGNDREFGNDAGNDVDRIVEVDDAGNDT/HT/HBUFBUFREFVINA+VINAREFAVINB+VINBREFB06
5、505-001表1. 相关器件AD7352 12位$ 3 MSPS 差分AD7266 12位 2 MSPS 差分/单端AD7866 12位 1 MSPS 单端AD7366 12位$ 1 MSPS 单端双极性AD7367 14位$ 1 MSPS 单端双极性 1 受美国专利第6,681,332号保护。差分输入、双通道、同步采样、5 MSPS、12位SAR ADC特性双通道12位SAR ADC同步采样吞吐速率：每通道5 MSPS额定电压(VDD)：2.5 V无转换延迟功耗：36 mW (5 MSPS)片上基准电压源：2.048 V 0.25%、6 ppm/C双通道转换及读取高速串行接口：SPI/QS
6、PI/MICROWIRE/DSP兼容工作温度：40C至+125C采用16引脚TSSOP封装图1.产品聚焦1. 两个完整的 ADC，允许两个通道同步采样和转换。两个通道的转换结果可通过独立的数据线路同时获得，或如果仅有一个串行端口可用，则通过一条数据线路先后获得。2. 高吞吐速率、低功耗。AD7356提供5 MSPS吞吐速率，功耗为36 mW。3. 无转换延迟。 AD7356采用两个标准逐次逼近型 ADC，通过CS输入和转换控制能够精确控制采样时刻。产品型号 吞吐速率 模拟输入分辨率ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异
7、或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供的最新英文版数据手册。AD7356 Rev. 0 | Page 2 of 20 目录修订历史2008年10月修订版0：初始版特性 1功能框图 .1概述 1产品聚焦 .1修订历史 .2技术规格 .3时序规格 .5绝对最大额定值 .6ESD警告 6引脚配置和功能描述 7典型工作特性 8术语 . 10工作原理 12电路信息 12转换器工作原理 . 12模拟输入结构 . 12模拟输入 13驱动差分输入 . 14ADC传递函数 . 14工作模式 15正常模式 15部分掉电模式 . 15完全掉电模式 . 16上电时间 17功耗与吞吐速率 .
8、17串行接口 18应用须知 19接地和布局布线 . 19AD7356性能评估 . 19外形尺寸 20订购指南 20Rev. 0 | Page 3 of 20 70 71.5 dB 69.5 71 dB 84 77.5 dB 85 78.5 dB 84 dB 76 dB 100 dB 100 dB 3.5 ns 40 ps 16 ps 110 MHz 77 MHz 12 位 0.5 1 LSB 0.5 0.99 LSB 保证12位无失码1 6 LSB 2 8 LSB +5 0/+11 LSB 2 8 LSB 1 6 LSB 2 8 LSB VCM VREF/2 V 0.5 1.9 V 0.5 5
9、 32 pF 8 pF 2.048 + 0.1 VDD V 0.3 0.45 mA 2.038 2.058 V 2.043 2.053 V 6 20 ppm/C 100 ppm 50 ppm 60 1 AD7356 技术规格除非另有说明，VDD= 2.5 V 10%，VDRIVE= 2.25 V至3.6 V，内部基准电压 = 2.048 V，fSCLK= 80 MHz，fSAMPLE = 5 MSPS，TA= TMIN至TMAX1。表2.参数 最小值 典型值 最大值 单位 测试条件/ 注释 动态性能信噪比(SNR)2信纳比(SINAD)2总谐波失真(THD)2无杂散动态范围(SFDR)2交调失
10、真(IMD)2二阶项三阶项ADC间的隔离2共模抑制比(CMRR)2采样保持器孔径延迟孔径延迟匹配孔径抖动全功率带宽 3 dB 0.1 dB直流精度分辨率积分非线性(INL)2微分非线性(DNL)2正满量程误差2正满量程误差匹配2中间电平误差2中间电平误差匹配2负满量程误差2负满量程误差匹配2模拟输入全差分输入范围（VIN+和VIN）共模电压范围直流漏电流输入电容基准电压输入/输出VREF输入电压范围VREF输入电流VREF输出电压VREF温度系数VREF长期稳定性VREF热迟滞2VREF噪声VREF输出阻抗fIN= 1 MHz正弦波fa = 1 MHz + 50 kHz, fb = 1 MHz
11、 50 KHzfIN= 1 MHz，fNOISE= 100 kHz至2.5 MHzfNOISE= 100 kHz至2.5 MHzVCM= 共模电压，VIN+和 VIN必须始终在GND和 VDD范围内VIN+和VIN的中心电压采样模式下保持模式下基准电压过驱模式下2.048 V 0.5%最大值(VDD= 2.5 V 5%时)2.048 V 0.25%最大值(VDD= 2.5 V 5%、 25C时)1000小时Rev. 0 | Page 4 of 20 0.6 VDRIVE V 0.3 VDRIVE V 1 3 pF VDRIVE 0.2 V 0.2 V 1 5.5 pF t2 + 13 tSCL
12、K ns 30 ns 5 MSPS 2.25 2.75 V 2.25 3.6 V 14 20 mA 6 7.8 mA 3.5 4.5 mA 5 40 90 36 59 mW 16 21.5 mW 9.5 11.5 mW 16 110 250 AD7356 参数 最小值 典型值 最大值 单位 测试条件/ 注释 逻辑输入输入高电压(VINH)输入低电压(VINL)输入电流(IIN)输入电容(CIN)逻辑输出输出高电压(VOH)输出低电压(VOL)浮空态漏电流浮空态输出电容输出编码转换速率转换时间采样保持器采集时间2吞吐速率电源要求3VDDVDRIVEITOTAL4正常模式(工作状态)正常模式(静态
13、)部分掉电模式完全掉电模式功耗正常模式(工作状态)正常模式(静态)部分掉电模式完全掉电模式VIN= 0 V或VDRIVE标称VDD = 2.5 V数字输入 = 0 V或VDRIVESCLK开启或关闭SCLK开启或关闭SCLK开启或关闭，40C至+85CSCLK开启或关闭，85C至125CSCLK开启或关闭SCLK开启或关闭SCLK开启或关闭，40C至+85CSCLK开启或关闭，85C至125C满量程阶跃输入，建立至0.5 LSB直接二进制1温度范围如下：Y级40C至+125C；B级40C至+85C。2参见“术语”部分。3电流和功耗的典型规格基于VDD= 2.5 V和VDRIVE= 3.0 V下
14、的结果。4 ITOTAL是流入VDD和VDRIVE的总电流。AD7356Rev. 0 | Page 5 of 20 fSCLK 50 kHz 最小值 80 MHz 最大值tCONVERT t2 + 13 tSCLK ns 最大值tQUIET 5 ns 最小值 t2 5 ns 最小值 t326 ns 最大值t42, 312.5 ns 最大值11 ns 最大值9.5 ns 最大值 9 ns 最大值t5 5 ns 最小值t6 5 ns 最小值 t723.5 ns 最小值 t829.5 ns 最大值t9 5 ns 最小值 t1024.5 ns 最小值 9.5 ns 最大值 时序规格除非另有说明，VDD
15、= 2.5 V 10%，VDRIVE= 2.25 V至3.6 V，内部基准电压 = 2.048 V，TA = TMIN至TMAX1。在TMIN、TMAX时的限值表3. 参数 单位 描述tSCLK = 1/fSCLK串行读取结束与下一个CS下降沿之间的最短时间CS 到SCLK建立时间从CS到SDATAA和SDATAB三态禁用的延迟时间SCLK下降沿后的数据访问时间1.8 V VDRIVE 2.25 V2.25 V VDRIVE 2.75 V2.75 V VDRIVE 3.3 V3.3 V VDRIVE 3.6 VSCLK低电平脉冲宽度SCLK高电平脉冲宽度SCLK到数据的有效保持时间CS 上升沿
16、到SDATA、SDATAB高阻态CS 上升沿到下降沿脉冲宽度SCLK下降沿到SDATA、SDATAB高阻态SCLK下降沿到SDATA、SDATAB高阻态1 温度范围如下：Y级40C至+125C；B级40C至+85C。2 在SDATAA和SDATAB上有10 pF负载电容的情况下测得。3输出跨越0.4 V或2.4 V所需的时间。1模拟输入电压为VINA+、VINA、VINB+、VINB、REFA和REFB。2数字输入电压为CS和SCLK。3数字输出电压为SDATA和SDATAB。4100 mA以下的瞬态电流不会造成SCR闩锁。Rev. 0 | Page 6 of 20 绝对最大额定值额定值ESD
17、警告AD7356表4. 参数VDD至AGND、DGND、REFGNDVDRIVE至AGND、DGND、REFGNDVDD至VDRIVEAGND至DGND至REFGND模拟输入电压1至AGND数字输入电压2至DGND数字输出电压3至DGND除电源引脚外的任何引脚的输入电流4工作温度范围Y级B级存储温度范围结温TSSOPJA热阻JC热阻引脚温度，焊接回流焊温度(10秒至30秒6ESD0.3 V至+3 V0.3 V至+5 V5 V至+3 V0.3 V至+0.3 V0.3 V至VDD+ 0.3 V0.3 V至VDRIVE+ 0.3 V0.3 V至VDRIVE+ 0.3 V10 mA40C至+125C4
18、0C至+85C65C至+150C150C143C/W45C/W255C1.5 kV注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值，不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下，器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。ESD(静电放电)敏感器件。带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。AD7356Rev. 0 | Page 7 of 20 123456VINAREFARE
19、FGNDREFBAGNDVINA+78VINBVINB+161514131211SCLKSDATAASDATABAGNDDGNDVDRIVEAD7356TOP VIEW(Not to Scale)109CSVDD06505-0021, 2 VINA+, VINA 3, 6 REFA, REFB 4 REFGND 5, 11 AGND 7, 8 VINB, VINB+9 VDD10 CS 12 DGND 13, 14 SDATAB, SDATAA15 SCLK 16 VDRIVE 引脚配置和功能描述图2. 引脚配置表5. 引脚功能描述 引脚编号 引脚名称 描述ADC A的模拟输入。这些模拟输入形
20、成一个全差分对。基准电压去耦电容引脚。去耦电容连接在这些引脚与 REFGND引脚之间，以便对相应 ADC的基准电压源缓冲进行去耦。建议通过一个10 uni03BCF电容对各基准电压引脚进行去耦。如果对输出进行缓冲，则片上基准电压可以从这些引脚获得，并外加于系统的其余部分。这些引脚上的内部基准电压的标称值为2.048 V。也可以在这些引脚上加载一个外部基准电压。外部基准电压的输入范围为2.048 V + 100 mV至 VDD。基准电压地。这是 AD7356上基准电压电路的接地基准点。任何外部基准电压信号都参考此 REFGND电压。必须在该引脚与REFA和 REFB引脚之间放置去耦电容。REFG
21、ND引脚连到系统的AGND平面。模拟地。这是AD7356上所有模拟电路的接地基准点。所有模拟输入信号都应参考此AGND电压。AGND和DGND电压在理想情况下应保持等电位，并且电位差（即使在瞬态情况下）不得超过0.3 V。ADC B的模拟输入。这些模拟输入形成一个全差分对。电源输入。AD7356的 VDD范围为2.5 V 10%。应通过并联0.1 uni03BCF电容与10 uni03BCF钽电容将该电源去耦到AGND。片选。低电平有效逻辑输入。此输入提供两个功能：启动AD7356的转换和同步串行数据帧。数字地。这是AD7356 上所有数字电路的接地基准点。将该引脚连接到系统的 DGND平面。
22、DGND和 AGND电压在理想情况下应保持等电位，并且电位差( 即使在瞬态情况下) 不得超过0.3 V。串行数据输出。数据输出以串行数据流形式提供给各引脚。各数据位在 SCLK输入的下降沿输出。要访问 AD7356的 12位数据，需要 14个 SCLK下降沿。两个 ADC同步转换时，数据同时出现在两个数据输出引脚上。数据流包括两个前导零，随后是 12位转换数据。数据以 MSB优先方式提供。如果 AD7356的 CS低电平状态持续 16个 SCLK周期，而不是 14个，则在 12位数据后会出现两个尾随零。如果在SDATA或 SDATAB上， CS的低电平状态再持续 16个 SCLK周期，则来自另
23、一个 ADC的数据会出现在SDATA引脚上。这样可以将同步转换的两个ADC的数据输出以串行格式集中在SDATAA或SDATAB上。串行时钟。逻辑输入。串行时钟输入提供用于访问 AD7356中的数据的串行时钟。此时钟也用作转换过程的时钟源。逻辑电源输入。此引脚的电源电压决定逻辑接口的工作电压。此引脚的电压可以与 VDD电压不同。应通过并联0.1 uni03BCF电容与10 uni03BCF钽电容将VDRIVE电源去耦到DGND。Rev. 0 | Page 8 of 20 0806040201001200 250 500 750 1000 1250 1500 1750 2000 2249 2499
24、dBFREQUENCY (kHz)06505-00316,384 POINT FFTfSAMPLE= 5MSPSfIN= 1MHzSNR = 71.8dBSINAD = 71.6dBTHD = 83.5dB10,00020,00030,00040,00050,00060,00002044 2045 2046 2047 2048 2049 2050NUMBEROFOCCURRENCESCODE06505-00593 HITS 20 HITS1.00.80.60.40.200.20.40.60.81.00 400035003000250020001500100050006505-027CODEDN
25、LERROR(LSB)SNR(dB)ANALOG INPUT FREQUENCY (kHz)06505-03706566676869707172731000 2000 3000 4000 5000PSRR(dB)SUPPLY RIPPLE FREQUENCY (MHz)06505-0350908580757065605 10 15 20 21.00.80.60.40.200.20.40.60.81.00 400035003000250020001500100050006505-028CODEINLERROR(LSB)5AD7356图6. 65,000采样点的码字柱状图图5. 典型INL误差 图
26、8. PSRR与电源纹波频率的关系，无电源去耦图4. 典型DNL误差 图7. SNR与模拟输入频率的关系图3. 典型FFT典型工作特性Rev. 0 | Page 9 of 20 0 500 1000 1500 2000 2500 3000VREF(V)CURRENT LOAD (A)06505-0382.04602.04622.04642.04662.04682.04702.04722.04742.04762.04782.04802.04821.00.80.60.40.200.20.40.60.81.00 10 20 30 40 50 60 70 80LINEARITYERROR(LSB)SC
27、LK FREQUENCY (MHz)06505-010INL MAXDNL MAXINL MINDNL MIN1.00.60.20.20.61.02.10 2.15 2.20 2.25 2.30 2.35 2.40 2.45 2.50LINEARITYERROR(LSB)EXTERNAL VREF(V)06505-011INL MAXDNL MAXINL MINDNL MINREF 5678910111.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.606505-039VDRIVE(V)ACCESSTIME(ns)+125C+85C+25C40C4567891.8 2
28、.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.606505-040VDRIVE(V)HOLDTIME(ns)+125C+85C+25C40CAD7356图10. 线性误差与SCLK频率的关系图11. 线性误差与外部VREF的关系图9. VREF与基准输出电流驱动的关系图12. 访问时间与VDRIVE的关系图13. 保持时间与VDRIVE的关系Rev. 0 | Page 10 of 20 AD7356术语积分非线性(INL)INL指 ADC传递函数与一条通过 ADC传递函数端点的直线的最大偏差。传递函数有两个端点，起点在低于第一个码跃迁1 LSB处的零电平，终点在高于最后一个
29、码跃迁1 LSB处的满量程。微分非线性(DNL)DNL指 ADC中任意两个相邻码之间所测得变化值与理想的1 LSB变化值之间的差异。负满量程误差负满量程误差是指校正中间电平误差之后，第一个码跃迁(00000到00001)与理想值(即VREF + 0.5 LSB)的偏差。负满量程误差匹配负满量程误差匹配是指两个ADC的负满量程误差之差。中间电平误差中间电平误差是指中间电平码跃迁(011 111到100 000)与理想值(即0 V)的偏差。中间电平误差匹配中间电平误差匹配是指两个ADC的中间电平误差之差。正满量程误差正满量程误差是指校正中间电平误差之后，最后一个码跃迁 (111 110到 111
30、111)与理想值( 即 VREF 1.5 LSB)的偏差。正满量程误差匹配正满量程误差匹配是指两个ADC的正满量程误差之差。ADC间的隔离ADC间的隔离用来衡量ADC A与ADC B之间的串扰水平。测量方法是向其中一个ADC施加一个满量程1 MHz正弦波信号，而向另一个 ADC施加一个可变频率的满量程信号。ADC间的隔离定义为出现在 FFT中的被转换ADC 上的1 MHz信号功率与另一个 ADC上的噪声信号功率之比。未选通道上的噪声频率变化范围为100 kHz至2.5 MHz。电源抑制比(PSRR)电源抑制比定义为 ADC输出中的满量程、频率 f的功率与施加于ADC VDD电源的频率fS的10
31、0 mV p-p正弦波功率的比值。输入信号的频率变化范围为5 kHz至25 MHz。PSRR (dB) = 10 log(Pf/PfS)其中：Pf为ADC的输出中频率f的功率。PfS为ADC的输出中频率fS的功率。共模抑制比(CMRR)共模抑制比定义为 ADC输出中的满量程、频率 f的功率与施加于VIN+和V IN共模电压的频率fS的100 mV p-p正弦波功率的比值。CMRR (dB) = 10 log(Pf/PfS)其中：Pf为ADC的输出中频率f的功率。PfS为ADC的输出中频率fS的功率。采样保持器采集时间采样保持放大器在转换结束后恢复跟踪模式。采样保持器采集时间是转换结束后，采样保
32、持放大器输出达到最终值（在0.5 LSB内）所需的时间。信纳比(SINAD)信纳比是指在 ADC输出端测得的信号对噪声及失真的比值。这里的 “信号 ”是基波的均方根幅值。噪声为采样频率一半（fS/2）以内的除直流信号外的非基波信号之和。这个比值的大小取决于在数字化过程中的量化级数，量化级数越多，量化噪声就越小。对于一个正弦波输入的理想 N位转换器，信纳比理论值计算公式为：SINAD = (6.02 N + 1.76) dB因此，12位转换器的SINAD为74 dB，14位转换器的SINAD为86 dB。Rev. 0 | Page 11 of 20 总谐波失真(THD)THD指所有谐波均方根和与
33、基波的比值。对于 AD7356，其定义为其中：V1是基波振幅的均方根值。V2、V3、V4、V5及V6是二次到六次谐波幅度的均方根值。无杂散动态范围(SFDR)SFDR指在ADC 输出频谱( fS/2以下，直流信号除外)中，下一个最大分量的均方根值与基波均方根值的比。通常情况下，此参数值由频谱内的最大谐波决定，但对于谐波淹没于本底噪声内的ADC，它为噪声峰值。交调失真(IMD)当输入由两个频率分别为 fa和 f_b的正弦波组成时，任何非线性有源器件都会以和频与差频mfa nf_b(其中m, n = 0, 1, 2, 3)的形式产生失真产物。交调失真项的m和n都不等于0。例如，二阶项包括(fa +
34、 f_b)和(fa f_b)，而三阶项包括(2fa + f_b)、(2fa f_b)、(fa + 2f_b)和(fa 2f_b)。12625242322VVVVVVTHD log -20(dB)AD7356经过CCIF 标准测试，此标准使用最大输入带宽附近的两个输入频率。在此情况下，二阶项频率通常远离原始正弦波，而三阶项频率通常靠近输入频率。因此，二阶和三阶项需分别指定技术规格。交调失真与 THD指标的计算相同，它是单个失真产物的均方根和与基波和的振幅均方根的比值，用分贝(dB)表示。热滞热滞定义为器件经历以下温度循环后，基准输出电压的绝对最大变化：T_HYS+ = +25C至TMAX至+25
35、CT_HYS = +25C至TMIN 至+25C热滞用ppm表示，计算公式如下：其中：VREF(25C)为25C时的VREF。VREF(T_HYS)为VREF在T_HYS+或T_HYS下的最大变化。610C)(25)(C)(25(ppm) REFREFREFHYSVT_HYSVVVAD7356Rev. 0 | Page 12 of 20 CAPACITIVEDACCAPACITIVEDACCONTROLLOGICCOMPARATORSW3SW1AABBSW2CSCSVIN+VINVREF06505-012CAPACITIVEDACCAPACITIVEDACCONTROLLOGICCOMPARA
36、TORSW3SW1AABBSW2CSCSVIN+VINVREF06505-013VDDC1DDVIN+R1C2VDDC1DDVINR1C206505-015AD7356工作原理电路信息AD7356是一款高速、双通道、12位、单电源、逐次逼近型模数转换器(ADC)，采用2.5 V电源供电，吞吐速率可高达 5 MSPS。AD7356配有2个片上差分采样保持放大器、2个逐次逼近型ADC、 1个串行接口 (带有 2个独立数据输出引脚 )。它采用16引脚TSSOP封装，与其它解决方案相比，非常节省空间。串行时钟输入访问器件中的数据，也向各逐次逼近型 ADC提供时钟源。AD7356片上集成2.048 V基
37、准电压源。如果需要外部基准电压，也可以使用(2.048 V + 100 mV) 至 VDD范围内的基准电压过驱内部基准电压源。如果系统其它地方需要使用内部基准电压，则首先必须对基准电压输出进行缓冲。AD7356的差分模拟输入范围为VCM VREF/2。AD7356具备掉电选项，可在两次转换间隙进入掉电状态以降低功耗。掉电特性通过标准串行接口实现，详见 “工作模式”部分。转换器工作原理AD7356具有2 个逐次逼近型ADC ，各ADC 均基于2 个电容型 DAC。图 14和图 15分别为这些 ADC的采样阶段和转换阶段简图。 ADC由一个控制逻辑、一个 SAR和两个电容型DAC组成。在信号采样阶
38、段，如图 14所示，SW3闭合，SW1和 SW2都置于A 上，比较器保持在平衡状态，采样电容阵列，采集输入端的差分信号。当 ADC启动转换(见图 15)时，SW3 断开，而 SW1和 SW2移至位置B ，使得比较器变得不平衡。一旦转换开始，两个输入均会断开。控制逻辑和电荷再分配 DAC可以从采样电容阵列中加上和减去的固定数量的电荷，使得比较器恢复到平衡状态。当比较器重新平衡后，转换完成。控制逻辑产生 ADC的输出码字。注意这里驱动 VIN+和 VIN-引脚的源输出阻抗一定要匹配，否则两个输入的建立时间不同会导致错误。模拟输入结构AD7356模拟输入结构等效电路如图16 所示，图中4 个二极管为
39、模拟输入提供 ESD保护。切记，模拟输入信号不得超过供电轨 300mV以上，否则会造成这些二极管正偏，并开始向基板内导通电流。这些二极管在不会导致器件彻底损坏的情况下可以导通的最大电流为10 mA。图 16中，电容C1典型值为8 pF，基本上为引脚寄生电容。R1电阻是由开关导通阻抗构成的集总元件。电阻典型值为30 uni03A9左右；电容C2为ADC采样电容，典型值为32 pF。图15. ADC转换阶段图14. ADC采样阶段图16. 等效模拟输入电路：转换阶段开关断开，采样阶段开关闭合Rev. 0 | Page 13 of 20 878583817977757371696765100 200
40、 1000 1500 2000 2500THD(dB)FREQUENCY (kHz)06505-026100503310908682787470660 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000THD(dB)ANALOG INPUT FREQUENCY (kHz)07044-029VIN+AD7356*VINVREFp-pVREFp-p*ADDITIONAL PINS OMITTED FOR CLARITY.COMMON-MODEVOLTAGE06505-034在交流应用中，建议在模拟输入引脚用一个 RC低通滤波器来滤除模拟输入信号的高
41、频成份。在对谐波失真和信噪比要求严格的应用中，模拟输入应采用一个低阻抗源进行驱动。高源阻抗会明显影响该 ADC的交流性能，因此，可能需要使用一个输入缓冲放大器。通常根据具体应用来选择运算放大器。当不用放大器来驱动模拟输入端时，应将源阻抗的值限制在较低水平。最大的源阻抗取决于可容许的总谐波失真(THD)。随着输入源阻抗的增加总谐波失真会增大，从而使 ADC性能下降。图 17为各种源阻抗下 THD与模拟输入信号频率的关系图。图18为5 MSPS采样速率下THD与模拟输入频率的关系图。其中，源阻抗为33 uni03A9。图18. THD与模拟输入频率的关系图17. 不同源阻抗下THD与模拟输入信号频
42、率的关系模拟输入差分信号在某些方面优于单端信号，例如：基于器件共模抑制的抗噪声能力更高，而且失真性能更佳。图 19定义了AD7356的全差分输入。差分信号的幅度为各差分对中输入引脚 VIN+和输入引脚VIN的信号差值(即VIN+ VIN)。VIN+和VIN应采用两个幅度均为VREF、相位相差180 的信号同时驱动。因此，差分信号的幅度为VREF至+VREF峰峰值，与共模电压(CM)无关。CM是两个输入信号的平均值，同时也是两个输入电压的中点。CM = (VIN+ VIN)/2这使得各输入端的范围为CM VREF/2。这一电压必须在外部设定。设置 CM时，应确保 VIN+和 VIN始终在GND/
43、VDD范围内。转换发生时， CM受到抑制，所产生的信号几乎无噪声，其幅度范围为 VREF至 +VREF，与 AD7356的数字码0至4095相对应。图19. 差分输入定义AD7356Rev. 0 | Page 14 of 20 06505-031+2.048VGND2.048VAD8138RG1RS*RS*RG2RF2VOCMRF12.048VVIN+VIN1.024V0V2.048V1.024V0VAD7356CF2CF110k10k10FREFA/REFB*MOUNT AS CLOSE TO THE AD7356 AS POSSIBLEAND ENSURE THAT HIGH PRECIS
44、ION RSRESISTORS ARE USED.RS 33; RG1 = RF1 = RF2 = 499; CF1 = CF2 = 39pF;RG2 = 5235106505-032GND2 VREFp-p2727V+VV+VVREF1.024V2.048V0V1.024V2.048V0VREFA/REFBVIN+AD7356*VIN22010F*ADDITIONAL PINS OMITTED FOR CLARITY.22022010kA44006505-033GND2 VREFp-p2727V+VV+V1.024V2.048V0V1.024V2.048V0VREFA/REFBVIN+AD7
45、356*VIN22010F*ADDITIONAL PINS OMITTED FOR CLARITY.22022010kA44020k220000 . 000000 . 001000 . 010111 . 101111 . 110111 . 111ADCCODEANALOG INPUTVREF+ 0.5 LSBVREF+ 1 LSB+VREF 1.5 LSB+VREF 1 LSB06505-014AD7356驱动差分输入差分工作要求用两个相位相差 180、幅度相等的信号同时驱动VIN+和VIN。并非所有应用都会针对差分工作预先调理信号，因此经常需要执行单端转差分转换。差分放大器对AD7356进行
46、差分驱动的理想方法是采用 AD8138之类的差分放大器。该器件可以用作单端转差分放大器或差分转差分放大器。AD8138还能提供共模电平转换。图20显示如何将AD8138用作单端转差分放大器。AD8138的正负输出端通过一对串联电阻分别与ADC的相应输入端相连，从而使ADC前端的开关电容的影响最小。AD8138的这种架构使得输出可以在很宽的频率范围内保持高度平衡，而不需要严格匹配的外部元件。如果所用的模拟输入源具有零阻抗，则所有四个电阻(RG1、 RG2、 RF1和 RF2)的值应当相等。例如，如果模拟输入源具有50 uni03A9阻抗和50 uni03A9端接电阻，则RG2值应增大25 uni
47、03A9以平衡输入端的并联阻抗，从而确保正负模拟输入的增益相同。放大器输出为完全匹配的平衡差分输出，幅度完全相等，相位恰好相差180。运算放大器对可以利用一对运算放大器，将差分信号直接耦合到AD7356的模拟输入对。图 21和图 22所示的电路配置分别说明如何使用一对运算放大器，将双极性和单极性单端输入信号转换为差分信号。图20. AD8138用作单端转差分放大器图23. AD7356理想传递特性施加于A点的电压可设置共模电压。在两个图中，它均以某种方式连接到基准电压。 AD8022是一款合适的双通道运算放大器，可以用在此配置中为AD7356提供差分驱动。ADC传递函数AD7356的输出为直接
48、二进制编码方式。所设计的码跃迁发生在每个LSB值上(即1 LSB、2 LSB等等)。LSB大小为(2 VREF)/4096。AD7356的理想传递特性如图23所示。图21. 将一个单端单极性信号转换为一个差分信号的双通道运算放大器电路图22. 将一个单端双极性信号转换为一个差分单极性信号的双通道运算放大器电路一旦数据传输完毕，并且SDATAAand SDATAB已返回三态，便可以在安静时间 tQUIET逝去后再次将 CS变为低电平，以启动另一次转换(假设已满足所需的采集时间)。部分掉电模式部分掉电模式旨在用于需要较低吞吐速率的应用。可以在每次转换完成后关断 ADC，或者以高吞吐速率执行一系列转换，然后将 ADC关断，直到迎来下一系列的转换。对于AD7356处于部分掉电模式的时间，建议不要超过100 uni03BCs。当AD7356处于部分掉电模式时，除片上基准电压源和缓冲以外的所有模拟电路均被关断。若要进入部分掉电模式，必须在 SCLK的第2 个下降沿之后、第10个下降沿之前的任意时间将 CS变为高电平，以中断转换过程，如图 25所示。当 CS在 SCLK的此时间窗口内变为高电平时，器件即进入部分掉电模式， CS下降沿所启动的转换被终止， SDATAA和 SDATAB返回三态
