1、发表于 2009/10/22 17:04:48标签： LVDS CML PECL LVDS,CML,PECL 介绍以及互联(转)摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速 IC 芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口： PECL (Positive Emitter-Coupled Logic)、 LVDS (Low-Voltage Differential Signals)、 CML (Current Mode Logic)。在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一
2、种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中 PECL、 CML 和 LVDS 之间相互连接的几种方法，并给出了 Maxim 产品的应用范例。 1 摘要随着高速数据传输业务需求的增加，如何高质量的解决高速 IC 芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (Positive Emitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。在设计高速数字系统时，人们常会遇到
3、不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中 PECL、CML 和 LVDS 之间相互连接的几种方法，并给出了 Maxim 产品的应用范例。 2 PECL 接口 PECL 由 ECL 标准发展而来，在 PECL 电路中省去了负电源，较 ECL 电路更便于使用。PECL 信号的摆幅相对 ECL 要小，这使得该逻辑更适合于高速数据的串行或并行连接。PECL 标准最初由 Motorola 公司提出，经过很长一段时间才在业内推广开。 2.1 PECL 接口输出结构PECL 电路的输出结构如图
4、 1 所示，包含一个差分对管和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接 50 电阻至 VCC-2V 的电平上，如图 1 所示，在这种负载条件下，OUT+与 OUT-的静态电平典型值为 VCC-1.3V，OUT+与 OUT-输出电流为14mA。PECL 结构的输出阻抗很低，典型值为 4-5 ，这表明它有很强的驱动能力，但当负载与 PECL 的输出端之间有一段传输线时，低阻抗造成的失配将导致信号时域波形的振铃现象。 图 1. PECL 接口输出结构 2.2 PECL 接口输入结构PECL 输入结构如图 2 所示，它是一个具有高输入阻抗的差
5、分对。该差分对共模输入电压需偏置到 VCC-1.3V，这样允许的输入信号电平动态范围最大。Maxim公司的 PECL 接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如MAX3885，另一种则需要外加直流偏置，如 MAX3867、MAX3675。 图 2. PECL 接口输入结构 表 I 中给出了 Maxim 公司 PECL 接口输入输出的具体电气指标。 表 I. PECL 输入和输出规格 Parameter Conditions Min Type Max UnitsVCC - 1.025 VCC - 1.025 VCC - 0.88 VOutput High Voltage TA =
6、 -40C VCC - 1.085VCC - 0.88 VTA = 0C to +85C VCC - 1.81VCC - 1.62 VOutput Low VoltageTA = -40C VCC - 1.83 VCC - 1.55 VInput High Voltage VCC - 1.16 VCC - 0.88 VInput Low Voltage VCC - 1.81 VCC - 1.48 V在+5.0V 和+3.3V 供电系统中，PECL 接口均适用，+3.3V 供电系统中的 PECL 常被称作低压 PECL，简写为 LVPECL。 在使用 PECL 电路时要注意加电源去耦电路，以免受
7、噪声的干扰，另外，输出采用交流还是直流耦合对负载网络的形式将会提出不同的要求。 3 CML 接口 CML 是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗更低。此外，50 背向终端匹配减小了背向反射，从而降低了高频失真。 3.1 CML 接口输出结构CML 接口的输出电路形式是一个差分对管，该差分对的集电极电阻为 50 ，如图 3 所示，输出信号的高低电平切换是靠共发射极差分对管的开关控制的，差分对的发射极与地之间的恒流源典型值为 16mA，假定 CML 输出负载为一 50 上拉电阻，则单端 CML
8、输出信号的摆幅为 VCC 至 VCC-0.4V。在这种情况下，差分输出信号摆幅为 800mV，共模电压为 VCC-0.2V。若 CML 输出采用交流耦合至 50负载，这时的直流阻抗由集电极电阻决定，为 50 ，CML 输出共模电压变为VCC-0.4V，差分信号摆幅仍为 800mVP-P。在交流和直流耦合情况下输出波形如图 4 所示。 图 3. CML 接口输入结构 图 4. 直流耦合与交流耦合情况下， CML 输出波形 3.2 CML 接口输入结构CML 输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式，如图 5 所示，Maxim 公司的 CML 输入阻抗为 50 ，容易使用。输
9、入晶体管作为射随器，后面驱动一差分放大器。 图 5. CML 输入电路匹配 表 II 以 MAX3831/MAX3832 为例列出了 CML 器件的输入输出技术参数 表 II. CML 输入和输出规格(负载 = 50 至 VCC) PARAMETER CONDITION MIN TYP MAX UnitsDifferential Output Voltage 640 800 1000 mVp-pOutput Common Mode Voltage VCC-0.2 VSingle-Ended Input Voltage Range VISVCC - 0.6VVCC + 0.2V VDiffere
10、ntial Input Voltage Swing 400 1200 mVp-p注：Maxim 不同产品 CML 输入灵敏度不同，如 MAX3875、MAX3876。4 LVDS 接口 LVDS 用于低压差分信号点到点的传输，该方式有三大优点，使其更具有吸引力。A) LVDS 传输的信号摆幅小，从而功耗低，一般差分线上电流不超过 4mA，负载阻抗为 100 。这一特征使它适合做并行数据传输。B) LVDS 信号摆幅小，从而使得该结构可以在 2.5V 的低电压下工作。C) LVDS 输入单端信号电压可以从 0V 到 2.4V 变化，单端信号摆幅为 400mV，这样允许输入共模电压从 0.2V 到
11、 2.2V 范围内变化，也就是说 LVDS 允许收发两端地电势有1V 的落差。 4.1 LVDS 接口输出结构Maxim 公司 LVDS 输出结构在低功耗和速度方面做了优化，电路如图 6 所示。电路差分输出阻抗为 100 ，表 III 列出了其它一些指标。 图 6. LVDS 接口输出结构 4.2 LVDS 接口输入结构LVDS 输入结构如图 7 所示，IN+与 IN-输入差分阻抗为 100 ，为适应共模电压宽范围内的变化，输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个施密特触发器。施密特触发器为防止不稳定，设计有一定的滞回特性，施密特后级是差分放大器。 图
12、 7. LVDS 接口输入结构 表 III 总结了 Maxim 公司 LVDS 输入与输出技术指标(MAX3831, MAX3821 和MAX3890) 表 III. LVDS 输入和输出规格 PARAMETER SYMBOL CONDITION MIN TYP MAX UNITSOutput High Voltage VOH 1.475 VOutput Low Voltage VOL 0.925 x x xDifferential Output Voltage |Vod| 250 400 mVChange in Magnitude of Differential Output for Com
13、plementary States|Vod| 25 mVOffset Output Voltage 1.125 1.275 VChange in Magnitude of Output Offset Voltage for Complementary States|Vos| 25 mVDifferential Output Impedance 80 120Output Current Short together 12 mAOutput Current Short to GND 40 mAInput Voltage Range Vi 0 2.4 VDifferential Input Volt
14、age |Vid| 100 mVInput Common-Mode Current LVDS InputVOS = 1.2V 350 AThreshold Hysteresis 70 mVDifferential Input Impedance Rin 85 100 1155 接口互连5.1 CML 到 CML 的连接如果接收器与发送器之间采用相同的 VCC 电源，CML 驱动器输出可以直流耦合到 CML 接收器输入，无需额外的元件。如果接收器与发送器采用不同的电源，系统需要用交流耦合方式。交流耦合情况下，耦合电容应足够大，以避免信号包含一长串相同数字时导致过大的低频衰减(参考应用笔记 HFA
15、N-1.1)。图 8 给出了 CML 与 CML 之间的连接。 图 8. CML 到 CML 的连接 5.2 PECL 到 PECL 的连接5.2.1 直流耦合：50 至(VCC-2V)的 Thevenin 等效电路PECL 到 PECL 的连接分直流耦合和交流耦合两种形式，下面分别介绍： 直流耦合情况 PECL 输出设计成驱动 50 负载至(VCC-2V)。由于一般情况下无法向终端网络提供(VCC-2V)电源，经常会用并联电阻，得到一个 Thevenin 等效电路。图 9 给出了 Thevenin 变换，50 至(VCC-2V)的终端匹配要求满足： 解出 R1、R2，可得: 在 3.3V 供
16、电时，电阻按 5%的精度选取，R1 为 130 ，R2 为 82 。而在+5.0V供电时，R1 为 82 ，R2 为 130 。图 10 给出了+3.3V 和+5.0V 供电时的Thevenin 等效终端网络。 图 9. Thevenin 等效变换 注：PECL 输出配置为射极开路，没有背向终端匹配(参见 1)。 5.2.2 交流耦合情况PECL 在交流耦合输出到 50 的终端负载时，要考虑 PECL 的输出端加一直流偏置电阻，如图 11 所示。 图 10. PECL 与 PECL 之间的直流耦合 图 11. PECL 与 PECL 之间的交流耦合 R2 和 R3 的选择应考虑如下几点：(1)
17、 PECL 输入直流偏压应固定在 VCC-1.3V；(2)输入阻抗应等于传输线阻抗；(3)低功耗；(4)外围器件少。最常用的就是图 11 中的两种。在图 11(a)中，R2 和 R3 的选择应满足下面方程组： 求解得到： 图 11(a)的缺陷是：由终端网络引起的功耗较大。如果系统对于功耗要求较高，可以采用图 11(b)所示电路。这时，我们需要满足： 解得: PECL 的输出共模电压需固定在 VCC-1.3V，在选择直流偏置电阻(R1)时仅需该电阻能够提供 14mA 到地的通路，这样 R1=(VCC-1.3V)/14mA。在+3.3V 供电时，R1 = 142 ，+5.0V 供电时，R1 = 2
18、70 。然而这种方式给出的交流负载阻抗低于50 ，在实际应用中，+3.3V 供电时，R1 可以从 142 到 200 之间选取，+5.0V 供电时，R1 可以从 270 到 350 之间选取，原则是让输出波形达到最佳。 可以通过两种方式进一步改善 PECL 的终端匹配：(1)增加一个与耦合电容串联的电阻，使得 PECL 驱动器端的等效交流阻抗接近 50 ；(2)添加一个与 R1 串联的电感，使交流阻抗受控于接收器阻抗，与 R1 无关。 5.3 LVDS 与 LVDS 的连接因为 LVDS 的输入与输出都是内匹配的，所以 LVDS 间的连接可以如图 12 中那样直接连接。 图 12. LVDS
19、与 LVDS 的连接 6 LVDS，PECL，CML 间的互连在下面的讨论中，假设采用+3.3V PECL。 6.1 LVPECL 到 CML 的连接LVPECL 与 CML 之间的耦合方式可以是交流方式，也可以是直流方式。 6.1.1 交流耦合情况LVPECL 到 CML 的一种连接方式就是交流耦合方式，如图 13 所示。在 LVPECL 的两个输出端各加一个到地的偏置电阻，电阻值选取范围可以从 142 到 200 。如果 LVPECL 的输出信号摆幅大于 CML 的接收范围，可以在信号通道上串一个25 的电阻，这时 CML 输入端的电压摆幅变为原来的 0.67 倍。 图 13. LVPEC
20、L 与 CML 之间的交流耦合 6.1.2 直流耦合情况 在 LVPECL 到 CML 的直流耦合连接方式中需要一个电平转换网络，如图 14 中所示。该电平转换网络的作用是匹配 LVPECL 的输出与 CML 的输入共模电压。一般要求该电平转换网络引入的损耗要小，以保证 LVPECL 的输出经过衰减后仍能满足 CML 输入灵敏度的要求；另外还要求自 LVPECL 端看到的负载阻抗近似为 50。下面以 LVPECL 驱动 MAX3875 的 CML 输入为例说明该电平转换网络。 图 14. LVPECL 与 CML 之间的电阻网络 (MAX3875) 下面是该电阻网络必须满足的方程： (注：假定
21、 LVPECL 的最小差分输出摆幅为 1200mV，而 MAX3875 的输入灵敏度为50mV，这样电阻网络的最小增益必须大于 50mV/400mV = 0.042。) 求解上面的方程组，我们得到 R1 = 215 ，R2 = 82.5 ，R3 = 274 (标准值的 1%)，VA = 1.35V，VB = 3.11V，增益 = 0.147，ZIN = 49 。把 LVPECL 输出与 MAX3875 输入连接好，实测得：VA = 2.0V，VB = 3.13V。 LVPECL 到 MAX3875 的直流耦合结构如图 15 所示，对于其它的 CML 输入，最小共模电压和灵敏度可能不同，读者可根
22、据上面的考虑计算所需的电阻值。 图 15. LVPECL 与 CML 之间的直流耦合 (MAX3875) 6.2 CML 到 LVPECL 的连接图 16 给出了 CML 到 LVPECL 三种交流耦合解决方案。 图 16. CML 与 LVPECL 之间的交流耦合 6.3 LVPECL 到 LVDS 的连接6.3.1 直流耦合情况 LVPECL 到 LVDS 的直流耦合结构需要一个电阻网络，如图 17 中所示，设计该网络时有这样几点必须考虑：首先，我们知道当负载是 50 接到 VCC-2V 时，LVPECL 的输出性能是最优的，因此我们考虑该电阻网络应该与最优负载等效；然后我们还要考虑该电阻
23、网络引入的衰减不应太大，LVPECL 输出信号经衰减后仍能落在 LVDS 的有效输入范围内。注意 LVDS 的输入差分阻抗为 100 ，或者每个单端到虚拟地为 50 (图 7 所示)，该阻抗不提供直流通路，这里意味着LVDS 输入交流阻抗与直流阻抗不等。LVPECL 到 LVDS 的直流耦合所需的电阻网络需满足下面方程组： 图 17. LVPECL 与 LVDS 之间的直流耦合 考虑 VCC = +3.3V 情况，解上面的方程组得到：R1 = 182 ，R2 = 47.5 ，R3 = 47.5 ，VA = 1.13V，RAC = 51.5 ，RDC = 62.4 ，增益 = 0.337。通过该
24、终端网络连接 LVPECL 输出与 LVDS 输入时，实测得 VA = 2.1V，VB = 1.06V。假定 LVPECL 差分最小输出电压为 930mV，在 LVDS 的输入端可达到313mV，能够满足 LVDS 输入灵敏度要求。考虑信号较大时，如果 LVPECL 的最大输出为 1.9V，LVDS 的最大输入电压则为 640mV，同样可以满足 LVDS 输入指标要求。 6.3.2 交流耦合情况LVPECL 到 LVDS 的交流耦合结构如图 18 所示，LVPECL 的输出端到地需加直流偏置电阻(142 到 200 )，同时信号通道上一定要串接 50 电阻，以提供一定衰减。LVDS 的输入端到
25、地需加 5.0k 电阻，以提供共模偏置。 图 18. LVPECL 与 LVDS 之间的交流耦合 6.4 LVDS 到 LVPECL 的连接LVDS 与 LVPECL 之间的直流和交流耦合需要进行几项匹配。 6.4.1 直流耦合情况LVDS 与 LVPECL 之间采用直流耦合结构时，需要加一个电阻网络，如图 19 所示。该电阻网络完成 LVDS 输出电平(1.2V)到 LVPECL 输入电平(VCC-1.3V)的转换。由于 LVDS 的输出是以地为参考，而 LVPECL 的输入是以 VCC 为参考，这需要在构建电平转换网络时注意 LVDS 的输出不会对供电电源的变化敏感；另一个问题是需要在功耗
26、和速度方面折中考虑，如果电阻值(R1、R2、R3)取得较小，由电阻网络和 LVPECL 输入寄生电容构成的时间常数较小，允许电路在更高的速度下工作。但是，由于这些电阻上流过较大的电流，使得总功耗增大。这时，LVDS的输出性能容易受电源波动的影响。还有一个问题就是要考虑阻抗匹配和网络衰减问题，电阻值可以通过下面的方程导出。 图 19. LVDS 与 LVPECL 之间的直流耦合 在 VCC 电压为+3.3V 时，解上面的方程得：R1 = 374 ，R2 = 249 ，R3 = 402，VA = 1.2V，VB = 2.0V，RIN = 49 ，增益 = 0.62。LVDS 的最小差分输出信号摆幅
27、为 500mVP-P，在上面结构中加到 LVPECL 输入端的信号摆幅变为310mVP-P，该幅度低于 LVPECL 的输入标准，但对于绝大多数 Maxim 公司的LVPECL 电路来说，该信号幅度是足够的，原因是 Maxim 公司 LVPECL 输入端有较高的增益。在实际应用中，读者可根据器件的实际性能作出自己的判断。 6.4.2 交流耦合情况LVDS 到 LVPECL 的交流耦合结构较为简单，图 20 给出了两个例子。 图 20. LVDS 与 LVPECL 之间的交流耦合 6.5 CML 和 LVDS 间互连CML 与 LVDS 之间采用交流耦合方式连接时(图 21)，注意，CML 输出信号摆幅应该在 LVDS 输入能够处理的范围以内。 图 21. CML 与 LVDS 之间的交流耦合 如果 LVDS 驱动器需要驱动一个 CML 接收器，可以采用图 22 所示的交流耦合方式。 图 22. LVDS 与 CML 之间的交流耦合
