1、第 8章 触发器和时序逻辑电路及其应用 本章要点 : 8.1 概述 8.2 触发器 8.3 寄存器 8.4 计数器 2018/5/7 1第 8章 时序逻辑电路及其应用 本章要点 : 本章主要介绍了一些常见触发器的电路结构与逻辑功能及其触发器逻辑功能的相互转换；接着介绍了数码寄存器、移位寄存器及计数器的基本工作原理，中规模集成计数器及应用。 返回2018/5/7 28.1 概述数字电路的两大基本类型是组合逻辑电路和时序逻辑电路。组合逻辑电路以门电路为基本逻辑单元，其输出变量的状态完全由当时的输入变量的组合状态来决定，而与电路原来的状态无关，即组合逻辑电路没有记忆功能。时序逻辑电路是以触发器为基本
2、逻辑单元，触发器的输出变量的状态不仅与当时的输入变量的组合状态有关，而且还与电路原来的状态有关，即触发器具有记忆功能。 图 8-1所示为时序逻辑电路的结构框图。 返回2018/5/7 38.2 触发器 触发器是最简单的一种时序数字电路，触发器具有存储作用，也是构成其他时序逻辑电路的重要组成部分。触发器按其稳定工作状态可分为双稳态触发器、单稳态触发器和多谐振荡器。双稳态触发器按其逻辑功能又可分为 RS触发器、 JK触发器、 D触发器、 T触发器和 T触发器；按其结构又可分为基本 RS触发器、同步 RS触发器、主从型触发器和边沿型触发器。边沿型触发器又包括维持阻塞型触发器（上升沿触发）和下降沿触发
3、的触发器。 2018/5/7 48.2 触发器 8.2.1 RS触发器 1.基本 RS触发器 基本 RS触发器的逻辑图如图 8-2（ a） 所示，是由两个与非门交叉联接而成。 图 8-2（ b） 为它的逻辑符号。 称为直接置位（或置 1）端， 称为直接复位（或置 0）端，而图中输入端引线上靠近方框的小圆圈表示触发器的触发方式为电平触发，低电平 0（或负脉冲）有效。 和 是基本 RS触发器的两个互补输出端，它们的逻辑状态在正常条件下能保持相反。2018/5/7 58.2 触发器 (1)电路的特点 从基本 RS触发器的逻辑图可得，基本 RS触发器具有两个稳定状态：一个状态是 1， 0，称为触发器的
4、 1态（或置位状态）； 另 一个状态是 0， 1，称为触发器的 0态（或复位状态）。 (2)逻辑功能 由于有两个信号输入端，所以输入信号有四种不同的组合，下面分四种情况来分析基本 RS触发器的逻辑功能。 2018/5/7 68.2 触发器 = 1 、 1 ，触发器的状态将保持不变。因此触发器具有两个稳定状态，因而能用于记忆和存储 0、 1两个信息（或数据） 。 = 1 、 0 ，触发器的状态将直接置 0（或复位），故 称直接复位（或置 0）端。 = 0 、 1，触发器的状态将直接置 1（或复位），故 称直接复位（或置 1）端。 = 1 、 0 ， 1，互相相矛盾，而且当负脉冲同时由 0变 1后
5、，触发器的状态将不能确定，所以这种情况在使用时应予禁止。2018/5/7 78.2 触发器 通过其逻辑功能分析可以看出，基本 RS触发器不但可直接置位（ 0， 1）和直接复位（ 0， 1）；而且还具有存储和记忆 0、1两个信息（或数据）的功能。基本 RS触发器的真值（或功能）表如 表 8-1所示。 2.同步 RS触发器 上面介绍的基本 RS触发器是各种双稳态触发器的共同部分，除此之外，触发器一般还具有控制电路部分，通过它把输入信号引导到基本 RS触发器。 图 8-3（ a）和（ b） 所示分别为同步 RS触发器的逻辑图和逻辑符号。 2018/5/7 88.2 触发器 （ 1）电路的特点 与非门
6、 G1和 G2构成基本 RS触发器，与非门 G3和 G4构成基本 RS触发器的控制电路。 R和 S分别为它的置 0和置 1信号输入端，高电平 1有效。 CP是它的时钟脉冲输入端，决定触发器的翻转时刻。当 CP 0时， G3和 G4门的输出均为 1，基本 RS触发器保持原状态不变。当 CP1时，由 R和 S端的输入信号决定 G3和 G4门的输出状态，再进一步决定基本 RS触发器的状态。 和 为它的直接置位端和直接复位端，可不受时钟脉冲 CP的控制，直接对同步 RS触发器置位和复位。 2018/5/7 98.2 触发器 （ 2）逻辑功能 当 C 1时， R和 S的状态才起作用，下面就 R和 S的四种不同的组合状态来讨论当 C 1时，同步RS触发器的逻辑功能。 S 1、 R 0时，触发器的状态为 1态。 S 0， R 1时，触发器的状态为 0态。 S 0、 R 0时，触发器保持原态不变 。 S 1、 R 1时， 1，互相相矛盾，而且当负脉冲同时由 1变 0 后，触发器的状态将不能确定，所以这种情况在使用时应予禁止。2018/5/7 10
