1、基于 FPGA 的 DMR 系统 4FSK 调制解调的实现【摘要】 当今专用无线通信系统发展非常迅速,主要应用在单位的调度指挥、组呼等方面。随着移动通信技术的发展,专用无线通信系统正逐步经历由模拟通信向数字通信的转变。DMR(Digital Mobile Radio)通信系统是欧洲 ETSI 组织正在完善的最新的专业数字移动通信标准,作为新一代数字通信系统,DMR 支持多种业务,支持模拟通信系统升级为数字系统。本文首先介绍了 DMR 系统物理层的一些关键技术,包括调制解调、同步、编码解码、突发的形成、定时等。其中比较详细地分析了 4FSK 调制解调的原理,并用 MATLAB 进行了仿真分析和调
2、制解调的算法验证,然后基于 Altera 公司的 FPGA 芯片开发了Verilog HDL 程序,实现了 DMR 系统的 4FSK 调制解调。文中重点论述了调制解调中的关键模块 FIR 滤波器的算法与电路设计,并给出了基于分布式(DA,distributed arithmetic)算法实现 FIR 滤波器的原理。最后,通过 Modelsim 仿真工具对调制解调进行了系统仿真,并在中转台电路板上进行了加载配置与板级验证。 更多还原【Abstract】 Trunking Communication System is one of the most rapidly growing special
3、 mobile communication systems. Its usually used as a group mobile dispatching system for special mobile communication purpose. During the development of mobile communication technology, trunking system is transferring from analog system to digital system. DMR is the latest digital mobile communicati
4、on system the ETSI is improving. As a new communication system, DMR is engaging more and more concentration from communication . 更多还原 【关键词】 DMR； 4FSK 调制解调； FPGA； 【Key words】 DMR； 4FSK Modulation and Demodulation； FPGA； 摘要 3-4 Abstract 4 第一章 绪论 7-11 1.1 课题背景和意义 7 1.2 专用无线通信系统概述及发展现状 7-8 1.3 项目来源及主要任务
5、 8-9 1.4 本文的主要内容安排 9-11 第二章 DMR 物理层关键技术介绍及分析 11-25 2.1 DMR 空中接口协议介绍 11-12 2.2 DMR 系统的 4FSK 调制 12-14 2.3 频率调制（FM）与解调技术 14-19 2.3.1 频率调制（FM）原理 15 2.3.2 直接法产生调频信号 15-16 2.3.3 调频信号的正交调制 16 2.3.4 调频信号的非相干解调 16-17 2.3.5 调频信号的正交解调算法 17-19 2.4 DMR 系统的帧结构 19-21 2.5 DMR 系统的同步与定时 21-23 2.6 DMR 系统信道编码与解码 23-25
6、第三章 基于 FPGA 的 FIR 滤波器的设计与算法研究 25-43 3.1 Altera FPGA 的基本结构 25-27 3.2 乘累加器（MAC） 27-35 3.2.1 加法器 27-30 3.2.2 乘法器 30-33 3.2.3 乘累加器（MAC） 33 3.2.4 采用分布式算法（ Distributed arithmetic）提高 MAC 性能 33-35 3.3 FIR 滤波器的 FPGA 软硬件设计 35-42 3.3.1 软件算法研究 36-37 3.3.2 硬件电路设计 37-42 3.4 小结 42-43 第四章 基于 FPGA 的 4FSK 调制解调的仿真与实现
7、43-63 4.1 4FSK 调制解调算法的 Matlab 仿真 43-50 4.1.1 4FSK 调制算法仿真 43-47 4.1.2 4FSK 调制仿真的结果 47-48 4.1.3 4FSK 解调算法仿真 48-49 4.1.4 4FSK 解调仿真结果 49-50 4.2 FPGA 开发环境及流程介绍 50-53 4.3 FPGA 的定点运算与量化 53-55 4.4 4FSK 调制的 FPGA 实现 55-57 4.5 4FSK 解调的 FPGA 实现 57-60 4.6 时序分析 60-63 第五章 系统测试 63-71 5.1 转发台电路结构 63-65 5.1.1 转发台电路结构 63-64 5.1.2 FPGA 芯片 EP2C50F484I8 介绍 64-65 5.2 测试及结果 65-70 5.2.1 FPGA 与 AD 芯片的连接 65-66 5.2.2 JTAG 配置 66-67 5.2.3 编程与配置 67-68 5.2.4 测试结果 68-70 5.3 本章小结 70-71 第六章 结束语 71-73 致谢 73-75 参考文献 75-77
